一种芯片保护方法和系统技术方案

本发明专利技术公开了一种芯片保护方法，包括：检测芯片中氧化物半导体(MOS)管的衬底电流或衬底电压；将获得的所述衬底电流或衬底电压与预设的电流或电压阈值进行比较，在所述衬底电流或衬底电压超过预设的电流或电压阈值时，产生报警信号。

【技术实现步骤摘要】

本专利技术涉及半导体芯片的安全防护
，尤其涉及一种芯片保护方法和系统。
技术介绍
近年来，在半导体芯片领域特别是银行卡领域，针对其的攻击手段越来越多。攻击方法按照攻击实现形式可以分为侵入式、半侵入式和非侵入式三种。针对智能卡的攻击，常用的是半侵入和非侵入式攻击形式，其中故障攻击(Fault Attack)或差分故障攻击(Differential Fault Attack)成为常用的攻击方法。为了在芯片正常工作时引入故障，常用的方法是改变芯片的供电电压、工作频率或者温度，以期造成芯片的正常工作出错。但在目前的智能卡安全设计中，通常集成有电压传感器、频率传感器和温度传感器，这些传感器的存在大大降低了利用改变电压、频率和温度来进行故障攻击的风险，攻击成功率较低。激光攻击是通过激光设备将一定能量的激光束从正面或者背面，在特定运算时刻直接作用在芯片的任何位置，利用光电或光热效应造成芯片局部运算出错。目前的激光设备攻击的最小区域可以到晶体管级。由于激光攻击具有全芯片攻击、定位准确、攻击时间精准、成功率高等特点，已经成为故障攻击的主要实现方法。为了应对激光攻击，通常的做法是在芯片内部集成光敏传感器。由于光敏传感器的检测范围有限，为了实现全芯片检测，一般通过在芯片内部放置多个才能实现，这会大大增加芯片的面积，增加生产成本，降低芯片的性能。另外，芯片内置存储器单元由于特殊结构，很难在其内部集成光敏传感器，这使芯片的检测范围存在盲区，无法实现全芯片的激光攻击防护。
技术实现思路
为解决现有存在的技术问题，本专利技术实施例期望提供一种芯片保护方法和系统。为实现上述专利技术目的，本专利技术实施例采用以下方式来实现:本专利技术实施例还提供了一种芯片保护方法，所述方法包括:检测芯片中氧化物半导体MOS管的衬底电流或衬底电压；将获得的所述衬底电流或衬底电压与预设的电流或电压阈值进行比较，在所述衬底电流或衬底电压超过预设的电流或电压阈值时，产生报警信号。其中，对芯片中MOS管的衬底电流或衬底电压的检测，是通过芯片加工过程中实现双阱工艺或类似工艺，将匪OS和PMOS或其他器件的衬底独立出来，分别检测匪OS和PMOS的衬底电压或电流来实现。其中，所述检测芯片中MOS管的衬底电流或衬底电压，包括:检测流经NMOS管的Deep n_well、衬底p_well或Deep n_well隔离层上的电流或电压，或者检测流经PMOS衬底n-we 11或Deep n-we 11隔离层上电流或电压。上述方案中，采用串联采样电阻检测流经衬底的电流，或利用类似两个反相器自锁构成的存储单元上的存储电荷来检测衬底的电流。本专利技术实施例还提供了一种芯片保护系统，所述系统包括:衬底电流/电压检测单元和逻辑单元，所述衬底电流/电压检测单元，用于检测芯片中氧化物半导体MOS管的衬底电流或衬底电压;将获得的所述衬底电流或衬底电压与预设的电流或电压阈值进行比较，在所述衬底电流或衬底电压超过预设的电流或电压阈值时，产生报警信号；所述逻辑单元，用于获得所述报警信号并进行相应处理。其中，所述衬底电流/电压检测单元进一步用于，检测流经NMOS管的Deep n-we IK衬底P_well或Deep n_we11隔离层上的电流或电压，或者检测流经PMOS衬底n_wel I或Deepn-well隔离层上电流或电压。本专利技术实施例所提供的一种芯片保护方法和系统，当芯片遭受到激光攻击时，其检测单元将检测到芯片衬底上的电流或电压突变，给出报警信号；芯片将获得并处理这个信号，使芯片免于激光攻击带来的故障注入攻击损害。本专利技术实施例在不影响芯片性能的前提下，实现了包括模拟、数字逻辑区域的全芯片激光攻击防护。【附图说明】图1为基于双阱工艺的NMOS和PMOS的剖面结构图；图2为基于深η阱工艺的NMOS和PMOS的剖面示意图；图3为采用双阱工艺所示类似结构的芯片从背面或正面遭受激光攻击时，光电流的广生不意图；图4为采用深η阱工艺所示类似结构的芯片从背面或正面遭受激光攻击时，光电流的广生不意图；图5(a)为采用双阱工艺的芯片衬底电流或衬底电压检测的示意图；图5(b)为采用深η阱工艺的芯片衬底电流或衬底电压检测的示意图；图6为本专利技术实施例的一种芯片保护系统的结构示意图。【具体实施方式】下面结合附图和具体实施例对本专利技术的技术方案进一步详细阐述。当芯片遭受激光攻击时，其受到攻击单元的衬底电位或电流会发生突变。本专利技术实施例提出的用于芯片激光攻击防护的保护方法，是通过检测芯片中金属氧化物半导体(MOS,Metal Oxid Semiconductor)管的衬底电流或衬底电压来实现的。对芯片中MOS管的衬底电流或衬底电压的检测，是通过芯片加工过程中实现双阱工艺或类似工艺，将匪OS和PMOS或其他器件的衬底独立出来，通过检测单元分别检测匪OS和PMOS的衬底电压或电流。双讲工艺可以在互补金属氧化物半导体(CMOS，Complementary Metal OxideSemi conductor)工艺或其他工艺中实现，本专利技术实施例并不局限于CMOS工艺。检测单元可以检测流经NMOS或PMOS的衬底电流，亦可检测上述器件衬底上的电压跳变。检测单元的实现有很多种方法，例如:采用串联采样电阻检测流经衬底的电流，利用类似两个反相器自锁构成的存储单元上的存储电荷来检测衬底的电流等等。如图1所示，图1为基于双阱工艺的匪OS和PMOS的剖面结构图。在芯片表面有多层金属层和钝化层。图1中，标号I表示芯片表面金属层和钝化层示意;标号2表示芯片衬底，图示中为p-sub，但不局限于P型衬底;标号3表示Deep n_well(深η讲)，但不局限于Deep n-well，只要采用类似当前第1页1 2 本文档来自技高网...

【技术保护点】
一种芯片保护方法，其特征在于，所述方法包括：检测芯片中氧化物半导体MOS管的衬底电流或衬底电压；将获得的所述衬底电流或衬底电压与预设的电流或电压阈值进行比较，在所述衬底电流或衬底电压超过预设的电流或电压阈值时，产生报警信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈永强，陈波涛，沈红伟，
申请(专利权)人：北京中电华大电子设计有限责任公司，
类型：发明
国别省市：北京;11