检测和防止光攻击的系统和方法技术方案

本公开涉及检测和防止光攻击的系统和方法，说明了用于检测电子设备中的光故障注入和/或防止光故障注入在电子设备中引起可利用异常的各种系统和方法。这些各种系统和方法可以包括能够检测或防止激光注入攻击的系统和方法，其可以包括一个或多个小尺寸互补金属氧化物硅(CMOS)光检测电路，或者可以屏蔽一个或多个晶体管不受底面激光注入攻击的结构。

【技术实现步骤摘要】
【专利说明】 相关申请的引用 本申请要求于2014年6月12日提交的美国临时专利申请号62/011，176和于2015 年5月18日提交的美国专利申请号14/715,208的优先权，其全部内容结合于此作为参考。
本公开一般地涉及保护存储在电子设备的敏感信息，特别地，涉及检测电子设备 中的光故障注入和/或防止光故障注入在电子设备中引起可利用异常。
技术介绍
在当今的数字经济中，消费者将数量不断增加的敏感信息放到他们的电子设备 中。电子设备包括各种类型的安全模块，一些实例是，诸如银行芯片卡、用户识别单元、和/ 或安全非接触卡，其专门用于限制和/或防止访问其内部存储的敏感信息。敏感信息可以 包括诸如银行账户信息和/或信用卡信息的财务信息、诸如社会安全身份号、各种网站的 登陆信息、和/或联系信息的个人信息、和/或诸如加密算法密钥、认证或识别码、和/或用 于实现加密、认证、或识别的算法的其他类型的敏感信息。 电子设备的速度和密度的增加，以及其功耗的减小，已经使得电子设备对于故障 注入攻击越来越敏感。故障注入攻击是攻击者试图在电子设备内引起错误以使其不能正常 运行。之后，攻击者可以利用这些异常来识别或创建安全漏洞，其可以暴露敏感信息或者允 许攻击者容易地绕过电子设备内的安全措施。
技术实现思路
根据本专利技术的一个方面，提供一种集成电路，形成在半导体衬底上，用于检测激光 注入攻击，包括：第一扩散区，在所述半导体衬底中，所述第一扩散区形成第一晶体管的第 一区；以及第二扩散区，在所述半导体衬底中，所述第二扩散区形成第二晶体管的第二区， 其中，所述第一扩散区的大小不同于所述第二扩散区的大小，以使得在所述激光注入攻击 期间，由所述第一扩散区接受或捐献的第一电荷不同于由所述第二扩散区捐献或接受的第 二电荷。 根据本专利技术的一个实施方式，所述第一扩散区包括P型扩散层，并且，其中，所述 第二扩散区包括η型扩散层。 根据本专利技术的一个实施方式，所述第一晶体管和所述第二晶体管分别是ρ型晶体 管和η型晶体管，并且，其中，所述第一区和所述第二区分别包括：所述ρ型晶体管的漏区和 所述η型晶体管的漏区。 根据本专利技术的一个实施方式，所述第一扩散区的大小小于所述第二扩散区的大 小，并且，其中，在所述激光注入攻击期间，由所述第一扩散区接受或捐献的所述第一电荷 小于由所述第二扩散区捐献或接受的所述第二电荷。 根据本专利技术的一个实施方式，所述第一扩散区的大小大于所述第二扩散区的大 小，并且，其中，在所述激光注入攻击期间，由所述第一扩散区接受或捐献的所述第一电荷 大于所述第二扩散区捐献或接受的所述第二电荷。 根据本专利技术的一个实施方式，在所述激光注入攻击期间，所述第一扩散区被配置 为被充电到逻辑低并且改变到逻辑高，并且所述第二扩散区被配置为被充电到逻辑高并且 改变到逻辑低。 根据本专利技术的一个实施方式，在所述激光注入攻击期间，所述第一扩散区被配置 为被充电到逻辑高并且改变到逻辑低，并且所述第二扩散区被配置为被充电到逻辑低并且 改变到逻辑高。 根据本专利技术的一个实施方式，所述第一晶体管和所述第二晶体管被实施为锁存电 路的一部分，在所述激光注入攻击期间，所述锁存电路在第一逻辑电平并且改变到不同于 所述第一逻辑电平的第二逻辑电平。 根据本专利技术的一个实施方式，所述锁存电路是置位-复位（S-R)锁存器，所述S-R 锁存器包括：与第二逻辑NAND门交叉耦接的第一逻辑NAND门。 根据本专利技术的一个实施方式，该集成电路，进一步包括一个或多个有源部件，被配 置并布置为执行一个或多个功能，所述第一晶体管和所述第二晶体管形成所述一个或多个 有源部件的一部分。 根据本专利技术的一个方面，提供一种集成电路，形成在半导体衬底上，用于检测激光 注入攻击，包括：第一晶体管，形成在所述半导体衬底的第一扩散区中；以及第二晶体管， 形成在所述半导体衬底的第二扩散区中，其中，所述第一扩散区的大小不同于所述第二扩 散区的大小，以使得在激光注入攻击期间，由所述第一扩散区接受或捐献的第一电荷不同 于由所述第二扩散区捐献或接受的第二电荷。 根据本专利技术的一个实施方式，所述第一扩散区包括P型扩散层，并且其中，所述第 二扩散区包括η型扩散层。 根据本专利技术的一个实施方式，所述第一晶体管和所述第二晶体管分别是ρ型晶体 管和η型晶体管，并且其中，所述第一扩散区和所述第二扩散区分别包括：所述ρ型晶体管 的漏区和所述η型晶体管的漏区。 根据本专利技术的一个实施方式，所述第一扩散区的大小小于所述第二扩散区的大 小，并且其中，在所述激光注入攻击期间，由所述第一扩散区接受或捐献的所述第一电荷小 于所述第二扩散区捐献或接受的所述第二电荷。 根据本专利技术的一个实施方式，所述第一扩散区的大小大于所述第二扩散区的大 小，并且其中，在所述激光注入攻击期间，由所述第一扩散区接受或捐献的所述第一电荷大 于由所述第二扩散区捐献或接受的所述第二电荷。 根据本专利技术的一个实施方式，在所述激光注入攻击期间，所述第一扩散区被配置 为被充电到逻辑低并且改变到逻辑高，并且所述第二扩散区被配置为被充电到逻辑高并且 改变到逻辑低。 根据本专利技术的一个实施方式，在所述激光注入攻击期间，所述第一扩散区被配置 为被充电到逻辑高并且改变到逻辑低，并且所述第二扩散区被配置为被充电到逻辑低并且 改变到逻辑高。 根据本专利技术的一个实施方式，所述第一晶体管和所述第二晶体管被实施为锁存电 路的一部分，在所述激光注入攻击期间，所述锁存电路在第一逻辑电平并且改变到不同于 所述第一逻辑电平的第二逻辑电平。 根据本专利技术的一个实施方式，所述锁存电路是置位-复位（S-R)锁存器，所述S-R 锁存器包括：与第二逻辑NAND门交叉耦接的第一逻辑NAND门。 根据本专利技术的一个实施方式，该集成电路进一步包括：一个或多个有源部件，被配 置并布置为执行一个或多个功能，所述第一晶体管和所述第二晶体管形成所述一个或多个 有源部件的一部分。【附图说明】 图1示出了传统光故障注入技术； 图2示出了根据本公开示例性实施例的用于防止激光注入攻击的技术； 图3示出了根据本公开示例性实施例的一个或多个小占用空间CMOS光检测电 路； 图4示出了根据本公开示例性实施例的用于屏蔽一个或多个晶体管不受底部激 光注入攻击的技术； 图5示出了根据本公开示例性实施例的用于检测激光注入攻击的技术。 现在将参照附图描述本公开。在附图中，相同的参考标号一般表示相同、功能上类 似、和/或结构上类似的元件。元件第一次出现的附图，用参考标号最左侧的数字表示。【具体实施方式】 歷 本公开概述了用于检测电子设备中的光故障注入和/或防止光故障注入在电子 设备中引起可利用的异常的系统和方法。该各种系统和方法可以包括能够检测或防止激光 注入攻击的系统和方法，其可以包括一个或多个小占用空间互补金属氧化物硅（CMOS)光 检测电路，或者能够保护一个或多个晶体管不受底部激光注入攻击的结构。 光故障注入技术 图1不出了传统光故障注入技术。称为光故障注入的一种已知故障注入技术使用 强光源（一些实例是，诸如宽光谱全球光束、宽光谱聚焦光束、或单一波长激光束）来利用 电子装置对光的固有灵敏度。强光源引起了可以被攻击者利用的电子设备的行为改变。 例如，激光发射装置1本文档来自技高网...

【技术保护点】
一种集成电路，形成在半导体衬底上，用于检测激光注入攻击，包括：第一扩散区，在所述半导体衬底中，所述第一扩散区形成第一晶体管的第一区；以及第二扩散区，在所述半导体衬底中，所述第二扩散区形成第二晶体管的第二区，其中，所述第一扩散区的大小不同于所述第二扩散区的大小，以使得在所述激光注入攻击期间，由所述第一扩散区接受或捐献的第一电荷不同于由所述第二扩散区捐献或接受的第二电荷。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：内森·欣德曼，马克·布尔，
申请(专利权)人：美国博通公司，
类型：发明
国别省市：美国;US