半导体结构及其制造方法技术

一种半导体结构包括半导体衬底、第一有源区、第二有源区、第一沟槽、至少一个凸起部分以及第一电介质。第一有源区位于半导体衬底中。第二有源区位于半导体衬底中。第一沟槽位于半导体衬底中并将第一有源区和第二有源区彼此分离。凸起部分从半导体衬底凸出并且设置在第一沟槽中。第一电介质位于第一沟槽中并且覆盖凸起部分。本发明专利技术还提供了用于形成半导体结构的方法。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2014年12月30日提交的美国临时专利申请第62/098,101号的优先权，其全部内容通过引用结合于此作为参考。
本专利技术涉及半导体领域，更具体地，涉及半导体结构及其制造方法。
技术介绍
浅沟槽隔离(STI)为集成电路部件，其防止相邻半导体器件之间的电流泄漏。STI通常在250纳米及更小节点的互补金属氧化物半导体(CMOS)工艺技术中使用。较早的CMOS技术以及非金属氧化物半导体(MOS)技术通常使用基于硅的局部氧化(LOCOS)的隔离。
技术实现思路
根据本专利技术的一个方面，提供了一种半导体结构，包括：半导体衬底；第一有源区，第一有源区位于半导体衬底中；第二有源区，第二有源区位于半导体衬底中；第一沟槽，第一沟槽位于半导体衬底中并将第一有源区和第二有源区彼此分离；至少一个凸起部分，至少一个凸起部分从半导体衬底凸出并且设置在第一沟槽中；以及第一电介质，第一电介质位于第一沟槽中并且覆盖凸起部分。根据本专利技术的一个实施例，第一电介质由固化的可流动的介电材料制成。根据本专利技术的一个实施例，第一有源区高于凸起部分。根据本专利技术的一个实施例，第二有源区高于凸起部分。根据本专利技术的一个实施例，凸起部分具有顶表面，第一电介质具有顶表面，并且凸起部分的顶表面低于第一电介质的顶表面。根据本专利技术的一个实施例，进一步包括：第三有源区，第三有源区位<br>于半导体衬底中；第二沟槽，第二沟槽位于半导体衬底中并将第一有源区和第三有源区彼此分离，其中第一有源区和第二有源区之间的第一距离大于第一有源区和第三有源区之间的第二距离；以及第二电介质，第二电介质位于第二沟槽中。根据本专利技术的一个实施例，第一电介质和第二电介质由基本上相同的固化的可流动的介电材料制成。根据本专利技术的一个实施例，凸起部分和半导体衬底由基本上相同的半导体材料制成。根据本专利技术的一个实施例，多个凸起部分设置在第一沟槽中。根据本专利技术的另一方面，提供了一种半导体结构，包括：半导体衬底，半导体衬底具有位于半导体衬底中的第一沟槽和第二沟槽，其中第一沟槽和第二沟槽限定位于第一沟槽和第二沟槽之间的有源区；第一电介质，第一电介质位于第一沟槽中；第二电介质，第二电介质位于第二沟槽中；以及至少一个凸起部分，至少一个凸起部分从半导体衬底凸出，并且凸起部分设置在第一沟槽中且掩埋在第一电介质下面。根据本专利技术的一个实施例，第一电介质由固化的可流动的介电材料制成。根据本专利技术的一个实施例，第一电介质和第二电介质由基本上相同的固化的可流动的介电材料制成。根据本专利技术的一个实施例，第一沟槽比第二沟槽更宽。根据本专利技术的一个实施例，有源区高于凸起部分。根据本专利技术的一个实施例，凸起部分具有顶表面，第一电介质具有顶表面，并且凸起部分的顶表面低于第一电介质的顶表面。根据本专利技术的一个实施例，凸起部分和半导体衬底由基本上相同的半导体材料制成。根据本专利技术的一个实施例，多个凸起部分设置在第一沟槽中。根据本专利技术的又一方面，提供了一种用于形成半导体结构的方法，该方法包括：在半导体衬底中形成第一沟槽和第二沟槽以限定第一沟槽和第二沟槽之间的凸起部分；降低凸起部分的高度，使得第一沟槽和第二沟槽相结合以形成浅沟槽隔离(STI)沟槽；以可流动的电介质填充STI沟槽；以及固化可流动的电介质。根据本专利技术的一个实施例，进一步包括：退火固化的可流动的电介质以硬化固化的可流动的电介质。根据本专利技术的一个实施例，进一步包括：移除STI沟槽外部的固化的可流动的电介质，其中在移除之后，凸起部分掩埋在固化的可流动的电介质的下面。附图说明当结合附图进行阅读时，通过以下详细描述可以更好地理解本专利技术的各个方面。应该注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了清楚讨论，各个部件的尺寸可以任意地增大或缩小。图1至图8是根据本专利技术的一些实施例的处于各个阶段的浅沟槽隔离(STI)结构的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的许多不同实施例或实例。以下描述组件或布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在约束本专利技术。例如，在以下的描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件形成其他部件使得第一部件和第二部分不直接接触的实施例。而且，本专利技术在各个实例中可重复参考数字和/或字母。这些重复是为了简化和清楚的目的，并且其本身并不表示所讨论的多个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...下面”、“下部”、“在...上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除图中所示的定向之外，空间关系术语还包括使用或操作中器件的不同定向。装置可以以其他方式定向(旋转90度或在其他方位上)，以及本文使用的空间相对描述符可以同样地作相应的解释。单数形式“一个”、“一种”和“所述”也旨在包括复数形式，除非在上下文中明确指出。应该进一步理解，术语“包括”和/或“由...构成”、或者“包含”和/或“包含为”、或者“具有”和/或“包含有”—当在这类说明书中使用时，指定规定的部件、区域、整体、步骤、操作、元件和/或组件的存在，但不排除额外的一个或多个其他部件、区域、整体、步骤、操作、元件、组件和/或他们的组的存在。应该理解，当元件被称为在另一元件“上”时，该元件可以直接地位于另一元件上或者可能在它们之间存在中间元件。相反，当元件被称为“直接”在另一元件“上”时，不存在中间元件。如本文所使用的，术语“和/或”包括一个或多个所列的相关联项目的任何一个以及所有的组合。除非另外限定，在本文所使用的所有术语(包括技术和科技术语)具有与本领域技术人员通常的理解相同的含义。应该进一步理解，诸如那些在通常使用的字典中限定的术语应当解释为在相关领域和本公开的上下文中具有一致的含义，并且不应理想地或过度形式意义地解释，除非在本文中明确指出。图1至图8是根据本专利技术的一些实施例的处于各个阶段的浅沟槽隔离(STI)结构的截面图。参照图1。硬掩模层110形成在衬底120上并具有位于其中的开口112以限定有源区和凸起部分，其在后续步骤中形成。衬底120可由半导体本文档来自技高网...

【技术保护点】
一种半导体结构，包括：半导体衬底；第一有源区，所述第一有源区位于所述半导体衬底中；第二有源区，所述第二有源区位于所述半导体衬底中；第一沟槽，所述第一沟槽位于所述半导体衬底中并将所述第一有源区和所述第二有源区彼此分离；至少一个凸起部分，所述至少一个凸起部分从所述半导体衬底凸出并且设置在所述第一沟槽中；以及第一电介质，所述第一电介质位于所述第一沟槽中并且覆盖所述凸起部分。

【技术特征摘要】
2014.12.30 US 62/098,101;2015.05.21 US 14/718,8411.一种半导体结构，包括：
半导体衬底；
第一有源区，所述第一有源区位于所述半导体衬底中；
第二有源区，所述第二有源区位于所述半导体衬底中；
第一沟槽，所述第一沟槽位于所述半导体衬底中并将所述第一有源区
和所述第二有源区彼此分离；
至少一个凸起部分，所述至少一个凸起部分从所述半导体衬底凸出并
且设置在所述第一沟槽中；以及
第一电介质，所述第一电介质位于所述第一沟槽中并且覆盖所述凸起
部分。
2.根据权利要求1所述的半导体结构，其中，所述第一电介质由固化
的可流动的介电材料制成。
3.根据权利要求1所述的半导体结构，其中，所述第一有源区高于所
述凸起部分。
4.根据权利要求3所述的半导体结构，其中，所述第二有源区高于所
述凸起部分。
5.根据权利要求1所述的半导体结构，其中，所述凸起部分具有顶表
面，所述第一电介质具有顶表面，并且所述凸起部分的顶表面低于所述第
一电介质的顶表面。
6.根据权利要求1所述的半导体结构，进一步包括：
第三有源区，所述第三有源区位于所述半导体衬底中；
第二沟槽，所述第二沟槽位于所述半导体衬底中并将所述第...

【专利技术属性】
技术研发人员：方琮闵，郭康民，吴细闵，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71