半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供包括第一区域和第二区域半导体衬底，第一区域上形成有第一栅极结构，第二区域上形成有第二栅极结构；在第一栅极结构和第二栅极结构侧壁表面上形成第一侧墙，在第一侧墙表面形成第二侧墙；在第一栅极结构和第二侧墙两侧的半导体衬底内注入P型杂质离子，形成PMOS的浅掺杂源/漏区；去除所述第二侧墙；在第二栅极结构和第一侧墙两侧的半导体衬底内注入N型杂质离子，形成NMOS的浅掺杂源/漏区，所述N型杂质离子的质量大于P型杂质离子的质量；进行退火工艺。PMOS浅掺杂源/漏区注入时较大的侧墙宽度减少了集成工艺形成的PMOS晶体管的短沟道效应。

【技术实现步骤摘要】

本专利技术涉及半导体制作领域，特别涉及一种。
技术介绍
金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS晶体管和PMOS晶体管。现有技术提供了一种MOS晶体管的制作方法。图1至图5为现有技术的NMOS晶体管和PMOS晶体管集成制作过程的剖面结构示意图。请参考图1，提供半导体衬底100，所述半导体衬底100包括第一区域11和第二区域12 ;在所述第一区域11的半导体衬底100上形成第一栅极结构103，在第二区域12的半导体衬底100上形成第二栅极结构104。所述第一栅极结构103作为PMOS晶体管的栅极，所述第二栅极结构104作为NMOS晶体管的栅极。所述第一区域11和第二区域12的半导体衬底100内可以形成浅沟槽隔离结构101。请参考图2，在所述第一栅极结构103和第二栅极结构104两侧的侧壁表面上形成侧墙105。所述侧墙105的形成工艺为:形成覆盖所述半导体衬底100、第一栅极结构103和第二栅极结构104表面的侧墙材料层；无掩膜刻蚀所述侧墙材料层，在第一栅极结构103和第二栅极结构104两侧的侧壁表面上形成侧墙105。所述侧墙105可以为单层或双层堆叠结构。请参考图3，形成覆盖所述第二区域12的半导体衬底100、第二栅极结构104和侧墙105的第一掩膜层106 ;进行第一离子注入工艺，向在第一栅极结构103和侧墙105两侧的第一区域11的半导体衬底100内注入P型杂质离子，在第一栅极结构103和侧墙105两侧的第一区域11的半导体衬底100内形成PMOS晶体管的浅掺杂源/漏区107。请参考图4，去除所述第一掩膜层106 (参考图3)，形成覆盖第一区域11的半导体衬底100、第一栅极结构103和侧墙105的第二掩膜层108 ;进行第二离子注入，在第二栅极结构104和侧墙105两侧的第二区域12的半导体衬底100内注入N型杂质离子，在第二栅极结构104和侧墙105两侧的第二区域12的半导体衬底100内形成NMOS晶体管的浅掺杂源/漏区109。请参考图5，进行退火工艺，激活PMOS晶体管的浅掺杂源/漏区107和NMOS晶体管的浅掺杂源/漏区109中杂质离子。但是，采用现有的NMOS晶体管和PMOS晶体管集成制作工艺形成的PMOS晶体管相对于NMOS晶体管更容易产生短沟道的问题。
技术实现思路
本专利技术解决的问题是怎样在NMOS晶体管和PMOS晶体管集成制作工艺中，减弱形成的PMOS晶体管的短沟道效应。为解决上述问题，本专利技术提供一种，包括:提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域的半导体衬底上形成第一栅极结构，在第二区域的半导体衬底上形成第二栅极结构；在所述第一栅极结构和第二栅极结构侧壁表面上形成第一侧墙，在第一侧墙表面形成第二侧墙；以所述第一侧墙、第二侧墙和第一栅极结构为掩膜，在第一栅极结构和第二侧墙两侧的第一区域的半导体衬底内注入P型杂质离子，形成PMOS晶体管的浅掺杂源/漏区；去除所述第二侧墙；以所述第一侧墙和第二栅极结构为掩膜，在第二栅极结构和第一侧墙两侧的第二区域的半导体衬底内注入N型杂质离子，形成NMOS晶体管的浅掺杂源/漏区，所述N型杂质离子的质量大于P型杂质离子的质量；进行退火工艺，激活PMOS晶体管的浅掺杂源/漏区中的P型杂质离子和NMOS晶体管的浅掺杂源/漏区中的N型杂质离子。可选的，所述第一侧墙和第二侧墙的形成过程为:形成覆盖所述半导体衬底、第一栅极结构和第二栅极结构的第一侧墙材料层；无掩膜刻蚀所述第一侧墙材料层，在第一栅极结构和第二栅极结构的侧壁表面上形成第一侧墙；形成覆盖所述半导体衬底、第一栅极结构、第二栅极结构和第一侧墙表面的第二侧墙材料层；无掩膜刻蚀第二侧墙材料层，在第一侧墙表面形成第二侧墙。可选的，所述第一侧墙和第二侧墙的形成过程为:形成覆盖所述半导体衬底、第一栅极结构和第二栅极结构的第一侧墙材料层和第二侧墙材料层；无掩膜刻蚀所述第一侧墙材料层和第二侧墙材料层，在第一栅极结构和第二栅极结构的侧壁表面上形成第一侧墙，在第一侧墙表面形成第二侧墙。可选的，在去除所述第二侧墙后，刻蚀去除第一侧墙的与第二侧墙的底端相接触部分的第一侧墙。可选的，所述第一侧墙的材料与第二侧墙的材料不相同。可选的，所述第一侧墙的材料为低K介电材料，低K介电材料为SiCON、SiC0H、FSG或BSG，所述第二侧墙的材料为SiN或SiC。可选的，去除所述第二侧墙采用湿法刻蚀工艺。可选的，所述第二侧墙材料为SiN时，所述湿法刻蚀工艺采用的溶液为浓磷酸溶液。可选的，所述浓磷酸溶液的质量浓度为70-90%，温度为120-170摄氏度。可选的，所述第一侧墙的宽度大于第二侧墙的宽度。可选的，所述第一侧墙的宽度为40?70埃，第二侧墙的宽度为20?40埃。可选的，所述P型杂质离子为硼离子、氟化硼离子、镓离子或铟离子。可选的，所述N型杂质离子为磷离子、砷离子或锑离子。可选的，所述P型杂质离子为硼离子或氟化硼离子，所述N型杂质离子为磷离子或砷离子。可选的，注入N型杂质离子的能量为l_5kev，剂量为lE14-5E15atom/cm2。注入P型杂质离子的能量为l_5kev，剂量为lE14-5E15atom/cm2。可选的，所述退火工艺包括尖峰退火和激光退火。可选的，在形成NMOS晶体管的浅掺杂源漏区后，还包括:在第一侧墙上形成第三侧墙；以所述第三侧墙和第一栅极结构为掩膜，在第一栅极结构和第三侧墙两侧的第一区域的半导体衬底内注入P型杂质离子，形成PMOS晶体管的深掺杂源/漏区，PMOS晶体管的深掺杂源/漏区的深度大于PMOS晶体管的浅掺杂源/漏区的深度；以所述第三侧墙和第二栅极结构为掩膜，在第二栅极结构和第三侧墙两侧的第二区域的半导体衬底内注入N型杂质离子，形成NMOS晶体管的深掺杂源/漏区，NMOS晶体管的深掺杂源/漏区的深度大于NMOS晶体管的浅掺杂源/漏区的深度。可选的，在第一栅极结构两侧的第一区域的半导体衬底内注入P型杂质离子之前，还包括:形成覆盖所述第二区域的半导体衬底、第二栅极结构和第二侧墙的第一掩膜层。可选的，在去除第二侧墙之前，去除所述第一掩膜层。可选的，在第二栅极结构两侧的第二区域的半导体衬底内注入N型杂质离子之前，还包括:形成覆盖所述第一区域的半导体衬底、第一栅极结构和第一侧墙的第二掩膜层；注入N型杂质离子之后，去除所述第二掩膜层。与现有技术相比，本专利技术的技术方案具有以下优点:在所述第一栅极结构和第二栅极结构侧壁表面上形成第一侧墙，在第一侧墙表面形成第二侧墙后，以所述第一侧墙、第二侧墙和第一栅极结构为掩膜，当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域的半导体衬底上形成第一栅极结构，在第二区域的半导体衬底上形成第二栅极结构；在所述第一栅极结构和第二栅极结构侧壁表面上形成第一侧墙，在第一侧墙表面形成第二侧墙；以所述第一侧墙、第二侧墙和第一栅极结构为掩膜，在第一栅极结构和第二侧墙两侧的第一区域的半导体衬底内注入P型杂质离子，形成PMOS晶体管的浅掺杂源/漏区；去除所述第二侧墙；以所述第一侧墙和第二栅极结构为掩膜，在第二栅极结构和第一侧墙两侧的第二区域的半导体衬底内注入N型杂质离子，形成NMOS晶体管的浅掺杂源/漏区，所述N型杂质离子的质量大于P型杂质离子的质量；进行退火工艺，激活PMOS晶体管的浅掺杂源/漏区中的P型杂质离子和NMOS晶体管的浅掺杂源/漏区中的N型杂质离子。

【技术特征摘要】

【专利技术属性】
技术研发人员：毛刚，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31