存储器装置制造方法及图纸

本发明专利技术提供了一种存储器装置，该存储器装置包括存储器阵列，该存储器阵列包括多个部分，各个部分包括多个存储器小块和至少一个参考小块。存储器装置还可包括：多个读出放大器电路，其分别对应于所述多个部分；以及多个开关电路，各个开关电路连接在对应的部分与读出放大器电路之间。各个开关电路可被构造为选择是将第一列存储器小块还是将参考小块以通信方式连接至对应的读出放大器。

【技术实现步骤摘要】
【专利说明】存储器装置相关申请的交叉引用本申请要求于2014年8月4日在韩国知识产权局(KIPO)提交的韩国专利申请N0.10-2014-0099640的优先权，该申请的内容以引用方式全文并入本文中。
本公开一般来说涉及半导体装置，并且更具体地说，涉及存储器装置的单元阵列(unit array)、存储器装置和包括该单元阵列的存储器系统。
技术介绍
在从存储器小块阵列(memory cell array)中读取一位数据的情况下，该一位数据可为‘0’或‘I’。为了确定从存储器小块阵列读出的一位数据是否为‘0’，可使用对应于数据‘0’的第一参考位。另外，为了确定从存储器小块阵列读出的一位数据是否为‘1’，可使用对应于数据‘I’的第二参考位。一位数据、第一参考位和第二参考位可存储在存储器小块阵列中。该一位数据、第一参考位和第二参考位从存储器小块阵列中的读取速度可不同。
技术实现思路
在特定实施例中，一种存储器装置包括:存储器小块(memory cell)的单元阵列；单元阵列的第一存储器小块区，其包括第一组多列存储器小块，各列连接至对应的位线；单元阵列的第一参考小块区，其包括至少第一参考小块；第一线，其通过多个第一开关选择性地连接至第一组多列存储器小块和第一参考小块；单元阵列的第二存储器小块区，其包括第二组多列存储器小块，各列连接至对应的位线；单元阵列的第二参考小块区，其包括至少第二参考小块；第二线，其通过多个第二开关选择性地连接至第二组多列存储器小块和第二参考小块；单元阵列的第三存储器小块区，其包括第三组多列存储器小块，各列连接至对应的位线；单元阵列的第三参考小块区，其包括至少第三参考小块；以及第三线，其通过多个第三开关选择性地连接至第三组多列存储器小块和第三参考小块。所述单元阵列可包括2n列存储器小块和多个参考小块，η为大于I的整数。存储器装置可额外包括读出放大器，其电连接至第一线、第二线和第三线，其中读出放大器被构造为基于从第一线、第二线和第三线的输出而提供读出数据。根据其它实施例，一种存储器装置包括存储器阵列，该存储器阵列包括多个部分，各个部分包括多个存储器小块和至少一个参考小块。存储器装置还可包括:多个读出放大器电路，其分别对应于所述多个部分；以及多个开关电路，各个开关电路连接在对应的部分与读出放大器电路之间。各个开关电路可被构造为选择是将第一列存储器小块还是将参考小块以通信方式连接至对应的读出放大器。在另一实施例中，一种存储器装置包括:存储器小块阵列，其包括单元阵列，各个单元阵列被构造为提供对应于存取地址的选择数据，并且被构造为使用存储具有第一逻辑值的第一位的第一参考小块和存储具有与第一逻辑值不同的第二逻辑值的第二位的第二参考小块。可基于存取地址来选择第一参考小块和第二参考小块。读出放大器可被构造为基于选择数据、第一位和第二位而提供读出数据。另外，单元阵列可包括:第一部分，其包括第一数据区和第一参考区，第一参考区包括存储有第一位的第一参考小块；第二部分，其包括第二数据区和第二参考区，第二参考区包括存储有第二位的第二参考小块；以及第三部分，其包括第三数据区和第三参考区，第三参考区包括存储有第三位的第三参考小块，其中第三位具有第一逻辑值和第二逻辑值之一。第一部分、第二部分和第三部分中的每一个可被构造为当存取地址对应于该部分时输出选择数据。【附图说明】从以下结合附图的详细描述中，将更清楚地理解说明性、非限制性的示例实施例。图1至图3是示出根据示例实施例的存储器装置的单元阵列的图。图4是示出根据常规技术的存储器装置的单元阵列的示例的图。图5至图8是示出在数据列线数为32的情况下根据示例实施例的存储器装置的单元阵列的图。图9和图10是示出在数据列线数为64的情况下根据示例实施例的存储器装置的单元阵列的图。图11和图12是示出在数据列线数为128的情况下根据示例实施例的存储器装置的单元阵列的图。图13是示出在数据列线数为32的情况下包括在图1至图3的存储器装置的单元阵列中的参考区的示例的框图。图14至图16是示出在数据列线数为64的情况下包括在图1至图3的存储器装置的单元阵列中的参考区的示例的框图。图17是示出在数据列线数为32的情况下包括在图1至图3的存储器装置的单元阵列中的参考区的另一示例的框图。图18是示出根据示例实施例的存储器装置的框图。图19是示出根据示例实施例的存储器装置的框图。图20是根据示例实施例的用于描述图19的存储器装置的操作的图。图21是示出根据示例实施例在数据列线数为32的情况下从参考区解码器输出的使能信号的图。图22是示出根据示例实施例在数据列线数为64的情况下从参考区解码器输出的使能信号的图。图23是示出根据示例实施例在数据列线数为128的情况下从参考区解码器输出的使能信号的图。图24是示出根据示例实施例的存储器系统的框图。图25是示出根据示例实施例的存储器装置的单元阵列的图。图26是示出包括根据示例实施例的存储器装置的移动装置的框图。图27是示出包括根据示例实施例的存储器装置的计算系统的框图。【具体实施方式】下文中，将参照其中示出了一些示例实施例的附图更完全地描述各个示例实施例。然而，本专利技术构思可按照许多不同形式实现，并且不应理解为限于本文阐述的示例实施例。在附图中，为了清楚起见，可夸大层和区的大小和相对大小。相同的附图标记始终指示相同的元件。应该理解，虽然本文中可使用术语例如第一、第二、第三等来描述多个元件，但是这些元件不应被这些术语限制。除非上下文另有说明，否则例如作为命名约定，这些术语用于将一个元件与另一元件区分开。因此，下面在说明书的一个部分中讨论的第一元件可在说明书的另一部分中被称作第二元件，而不脱离本专利技术构思的教导。另外，在特定情况下，即使在说明书中未用“第一”、“第二”等来描述术语，该术语也可在权利要求中被称作“第一……”或“第二……”，以将不同的被要求保护的元件彼此区分开。如本文所用的那样，术语“和/或”包括相关所列项之一或多个的任何和所有组入口 ο应该理解，当元件被称作“连接至”或“耦接至”另一元件时，其可直接连接至或耦接至另一元件，或者可存在中间元件。相反，当元件被称作“直接连接至”或“直接耦接至”另一元件时，不存在中间元件。应该按照相同的方式解释其它用于描述元件之间的关系的词语(例如，“在……之间”与“直接在……之间”、“邻近”与“直接邻近”等)。本文所用的术语仅是为了描述特定示例实施例，而不旨在限制本专利技术构思。如本文所用的那样，除非上下文清楚地另外指明，否则单数形式“一个”、“一种”和“该”也旨在包括复数形式。还应该理解，术语“包括”、“包括……的”、“包含……”和/或“包含……的”当用于本说明书中时，指明存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还应该注意，在一些替代性实施方式中，方框中注明的功能/行为可不按照流程图中注明的次序发生。例如，连续示出的两个方框可实际上基本同时执行，或者有时可根据涉及的功能/行为按照相反次序执行这些方框。除非另外限定，否则本文中使用的所有术语(包括技术和科学术语)具有与本专利技术构思所属领域的普通技术人员通常理解的含义相同的含本文档来自技高网...

【技术保护点】
一种存储器装置，包括：存储器小块的单元阵列，该单元阵列包括2n列存储器小块和多个参考小块，n为大于1的整数；所述单元阵列的第一存储器小块区，其包括第一组多列存储器小块，各列连接至对应的位线；所述单元阵列的第一参考小块区，其包括至少第一参考小块；第一线，其通过多个第一开关选择性地连接至所述第一组多列存储器小块和所述第一参考小块；所述单元阵列的第二存储器小块区，其包括第二组多列存储器小块，各列连接至对应的位线；所述单元阵列的第二参考小块区，其包括至少第二参考小块；第二线，其通过多个第二开关选择性地连接至所述第二组多列存储器小块和所述第二参考小块；所述单元阵列的第三存储器小块区，其包括第三组多列存储器小块，各列连接至对应的位线；所述单元阵列的第三参考小块区，其包括至少第三参考小块；第三线，其通过多个第三开关选择性地连接至所述第三组多列存储器小块和所述第三参考小块；以及读出放大器，其电连接至所述第一线、所述第二线和所述第三线，其中，所述读出放大器被构造为基于从所述第一线、所述第二线和所述第三线的输出而提供读出数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：阿图尔·安东尼扬，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR