本发明专利技术实施例提供了一种基于芯片的测试处理方法及装置，该方法包括：在执行测试时，通过锁存器控制输出支路断开以屏蔽坏存储列的输入端口的电流，其中输出支路用于将存储列的输入端口的电流传输到输出端口；在输出端口中检测经由测试支路传输的电流，依据所检测的电流确定测试结果。因此，本发明专利技术实施例可以将芯片存储阵列中的坏列隔离，消除坏列的电流影响，从而可以精确检测输出端口的电流，确保了测试结果的准确性。
【技术实现步骤摘要】
本专利技术涉及芯片
，特别是涉及一种基于芯片的测试处理方法和一种基于芯片的测试处理装置。
技术介绍
日常工作中，为了确保编程和擦除操作的可靠性，在芯片的编程或擦除操作完成后，需要进行检测(Verify)，以确定是否编程或擦除操作成功。目前，Verify是通过电流进行验证。以检测快闪存储器(NAND FLASH)是否编程成功为例，通过检测在NAND FLASH输出端口(如SBUS端口)的电流大小，与预设的参考电流比较，以判定是否编程成功。然而，NAND FLASH的存储阵列中通常会存在坏的存储列，在设计NAND FLASH的时候，需要加入一些替换资源(Redundancy)，即替换列，用以替换NAND FLASH中坏的存储列。在实际应用中，替换存储列中也会存在坏的替换列。在进行Verify时，这些坏存储列和坏的替换列会影响输出端口(如SBUS端口)的电流，使得获取到的电流不准确，进而导致无法准确获知编程或擦除操作是否成功。
技术实现思路
鉴于上述问题，提出了本专利技术实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种基于芯片的测试处理方法和相应的一种基于芯片的测试处理装置。为了解决上述问题，本专利技术实施例公开了一种基于芯片的测试处理方法，包括:在执行测试时，通过锁存器控制输出支路断开以屏蔽坏存储列的输入端口的电流，其中，所述输出支路用于将存储列的输入端口的电流传输到输出端口 ；在所述输出端口中检测经由测试支路传输的电流，依据所检测的电流确定测试结果Ο可选地，所述测试包括存储单元电流测试和操作检测，所述输出支路包括第一输出支路和第二输出支路，其中，所述第一输出支路用于在执行存储单元电流测试时将存储列的输入端口的电流传输到输出端口，所述第二输出支路用于在执行操作检测时将存储列的输入端口的电流传输到输出端口。可选地，所述锁存器包括第一端口和第二端口，所述在执行测试时，通过锁存器控制输出支路断开的步骤，包括:在执行测试时，通过锁存信号使锁存器处于锁存状态，锁存芯片内部的坏存储列的信息；处于锁存状态的锁存器通过第一端口控制第一输出支路断开，并通过第二端口控制第二输出支路断开。可选地，所述第一输出支路包括第一晶体管，所述第二输出支路包括第二晶体管，所述锁存器通过第一端口控制第一输出支路断开，并通过第二端口控制第二输出支路断开的步骤，包括:通过所述第一端口控制第一晶体管截止以断开第一输出支路；通过所述第二端口控制第二晶体管截止以断开第二输出支路。可选地，在执行操作检测时，所述测试支路具体用于将存储列的输入端口的参考电流传输到输出端口。相应的，本专利技术实施例还公开了一种基于芯片的测试处理装置，包括:锁存控制模块，用于在执行测试时，通过锁存器控制输出支路断开以屏蔽坏存储列的输入端口的电流，其中，所述输出支路用于将存储列的输入端口的电流传输到输出端P ；检测模块，用于在所述输出端口中检测经由测试支路传输的电流，依据所检测的电流确定测试结果。可选地，所述测试包括存储单元电流测试和操作检测，所述输出支路包括第一输出支路和第二输出支路；其中，所述第一输出支路，用于在执行存储单元电流测试时将存储列的输入端口的电流传输到输出端口；所述第二输出支路，用于在执行操作检测时将存储列的输入端口的电流传输到输出端口。可选地，所述锁存器包括第一端口和第二端口，所述锁存器通过第一端口与所述第一输出支路连接，通过第二端口与所述第二输出支路连接，所述锁存控制模块包括:锁存子模块，用于在执行测试时，通过锁存信号使锁存器处于锁存状态，锁存芯片内部的坏存储列的信息；控制子模块，用于处于锁存状态的锁存器通过第一端口控制第一输出支路断开，并通过第二端口控制第二输出支路断开。可选地，所述第一输出支路包括第一晶体管，所述第二输出支路包括第二晶体管，其中，所述第一晶体管的栅极与第一端口相连，所述第二晶体管的栅极第二端口相连；所述控制子模块包括:第一控制单元，用于通过所述第一端口控制第一晶体管截止以断开第一输出支路；第二控制单元，用于通过所述第二端口控制第二晶体管截止以断开第二输出支路。可选地，所述检测模块包括参考电压输入端口 ； 其中，所述参考电压输入端口，用于连接参考电压以产生参考电流。本专利技术实施例包括以下优点:本专利技术实施例在执行测试时，可以通过锁存器控制输出支路断开以屏蔽坏存储列输出端口的电流，即将芯片存储阵列中的坏列(包括坏的存储列和坏的替换列)隔离，消除坏列的电流影响，从而可以精确检测输出端口的电流，确保了测试结果的准确性。本专利技术实施例可以通过锁存器的第一端口控制第一输出支路断开以屏蔽坏列的电流，通过锁存器的第二端口控制第二输出支路断开以屏蔽坏列的电流，消除了坏列电流的影响，进而可以精确测出存储单元电流，以及可以准确判定编程或擦除操作是否成功，提高了电路精度和电路性能。【附图说明】图1是本专利技术的一种基于芯片的测试处理方法实施例的步骤流程图；图2是本专利技术实施例中坏存储列替换方案的示意图；图3是本专利技术实施例中一种消除坏存储列电流影响的电路原理图；图4是本专利技术的一种基于芯片的测试处理方法优选实施例的步骤流程图；图5是本专利技术的一种基于芯片的测试处理装置实施例的结构框图；图6是本专利技术的一种基于芯片的测试处理装置优选实施例的结构框图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本专利技术作进一步详细的说明。芯片里包括了存储单元，该存储单元组成了存储列，存储列组成了存储阵列。因此，芯片可以作为一个存储器，存储数据。为了确保编程和擦除操作的可靠性，在芯片的编程或擦除操作完成后，需要进行检验(verify)，以确定是否编程或擦除操作成功。具体来说，把数据写入存储器后，需要检验存储器是否存储该数据，即确认是否编程成功，若存储器成功存储该数据，则编程成功，否则编程失败；同样，在删除存储器的数据后，需要检验存储器是否删除该数据，即确认是否擦除成功。通常，verify是通过电流进行验证。由于芯片存储阵列中会存在坏的存储列，在设计的时候加入了一些替换资源(即替换存储列)。这些替换列也可能出现错误，变成坏的替换存储列。芯片在出厂前的测试时，将坏存储列(包括坏的存储列和坏的替换存储列)检测出来，采用好的替换存储列替换坏存储列。坏存储列(Bad Column)与好的替换存储列除了译码选择路径不同，其它的相同端口连接在一起。因此，在执行测试时，坏存储列的电流会影响输出端当前第1页1 2 3 4 本文档来自技高网...
【技术保护点】
一种基于芯片的测试处理方法，其特征在于，所述方法包括：在执行测试时，通过锁存器控制输出支路断开以屏蔽坏存储列的输入端口的电流，其中，所述输出支路用于将存储列的输入端口的电流传输到输出端口；在所述输出端口中检测经由测试支路传输的电流，依据所检测的电流确定测试结果。
【技术特征摘要】
【专利技术属性】
技术研发人员：苏志强，丁冲，陈立刚，谢瑞杰，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。