一种制作半导体器件的方法技术

本发明专利技术公开了一种制作半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底上依次形成垫氧化层和垫氮化硅层；图案化所述垫氮化硅层、所述垫氧化层和所述半导体衬底，以形成浅沟槽；在所述浅沟槽的底部以及侧壁形成衬垫层；在所述浅沟槽中填充氧化物层；采用离子注入工艺在所述半导体衬底中形成阱区。根据本发明专利技术的制造工艺将形成浅沟槽衬垫层的两个步骤改为一步形成浅沟槽衬垫层，可以有效的降低对浅沟槽隔离结构边角的应力，以降低NOR闪存器件的ICCSB失效率，提高NOR闪存器件的循环周期。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，尤其涉及一种制作降低NOR flash(闪存)产品ICCSB失效的方法。
技术介绍
NOR闪存是市场上主要的非易失闪存技术之一。NOR闪存器件提供了高可靠性和快速读取性能，是在手机和其他电子器件中进行代码存储与直接执行的理想之选。NOR闪存器件对ICCSB (静态工作电流)的要求很高(ICCSB < 5μΑ,其他类似产品< 15 μ Α)。但在NOR闪存器件的制备过程中较多的退火工艺，退火有减少应力的作用，但是退火工艺中的L温降温过程同时又会对晶片产生应力，导致器件的ICCSB比较大，造成较高的ICCSB失效率。目前基本是通过客户端更改光罩的相关电路版图设计来降低ICCSB。而通过客户端更改光罩的相关电路版图设计来降低ICCSB的缺点在于涉及到新版光罩的功能验证，需要的周期比较长，而且设计输出新的光罩，成本比较高。另外，有的客户设计能力相对薄弱，电路设计方面并不能有效的降低ICCSB目前在非易失闪存技术中形成浅沟槽隔离结构(STI)的方法如图1所示，在现有技术中传统的STI回蚀的方法为，步骤101，提供一包括有源区的半导体硅衬底，在半导体衬底上形成衬垫(pad)氧化层，其主要材料为二氧化硅。在垫氧化层上形成垫氮化物层，氮化物层的材料优选氮化硅层。在半导体衬底上形成定义有源区和隔离区的掩膜层，根据硬掩膜层采用浅沟槽隔离(STI)刻蚀的方式刻蚀衬垫氧化层、垫氮化物层和半导体衬底以形成浅沟槽。步骤102，在形成所述浅沟槽之后，执行浅沟槽隔离结构制程(STIloop)。具体地，在半导体衬底上以及浅沟槽的底部和侧壁上形成第一衬垫层，第一衬垫层的材料为氧化物；接着，执行湿法刻蚀去除所述沟槽底部多余的第一衬垫层；然后，在半导体衬底上以及浅沟槽的第一衬垫层上形成第二衬垫层，第二衬垫层的材料为氧化物，再采用HDP-CVD (高密度等离子化气相沉积)工艺填充所述浅沟槽，在所述浅沟槽中填充形成氧化物层，执行化学机械研磨(CMP)工艺去除多余的氧化物，以形成浅沟槽隔离结构；形成浅沟槽隔离结构之后在半导体衬底上形成牺牲氧化物层(SAC-OX)，其用作后序形成阱区的离子注入工艺的阻挡层，目前上述第一衬垫层、第二衬垫层和牺牲氧化物的形成方法普遍都采用热氧化工艺。步骤103，执行浅沟槽隔离结构制程之后，在所述半导体衬底中形成阱，具体地，首先定于出不同功能阱区之后，进行整体推阱工艺，采用离子注入的方式形成不同功能的阱区。在NOR闪存器件产品的生产过程中有比较多的热处理(Thermal)工艺，例如，退火工艺，其中，在浅沟槽中形成衬垫氧化物层和牺牲氧化物等步骤中的热处理工艺对ICCB的影响比较大。因此，提出了一种新的制作浅沟槽隔离结构的方法，以避免影响半导体器件中的 ICCB，有效地降低半导体器件的ICCB。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决现有技术中存在的问题，本专利技术提出了，包括:提供半导体衬底；在所述半导体衬底上依次形成垫氧化层和垫氮化硅层；图案化所述垫氮化硅层、所述垫氧化层和所述半导体衬底，以形成浅沟槽；在所述浅沟槽的底部以及侧壁形成衬垫层；在所述浅沟槽中填充氧化物层；采用离子注入工艺在所述半导体衬底中形成阱区。优选地，还包括在所述浅沟槽中填充所述氧化物层之后执行化学机械研磨的步骤。优选地，采用HDP工艺在所述浅沟槽中填充所述氧化物层优选地，所述衬垫层的形成方法为热氧化法。优选地，执行所述化学机械研磨步骤之后剩余的所述垫氧化层作为所述离子注入工艺的阻挡层。优选地，所述衬垫层的材料为氧化物。优选地，采用单步热氧化法形成所述衬垫层优选地，所述半导体衬底包括有有源区。优选地，所述半导体器件为NOR闪存。综上所述，根据本专利技术的制造工艺将形成浅沟槽衬垫层的两个步骤改为一步形成浅沟槽衬垫层，可以有效的降低对浅沟槽隔离结构边角的应力，另外取消了离子注入形成阱区步骤之前的形成牺牲氧化物层步骤，从而直接减少了形成牺牲氧化物层的800°C至1000°C的热氧化工艺，消除所述热氧化工艺对晶片产生的应力，降低了 NOR闪存器件产品的ICCSB失效率，验证周期短且减少炉管工艺可以提高器件产品的循环周期。【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中，图1为根据现有技术制作浅沟槽隔离结构的工艺流程图；图2为根据本专利技术一个实施方式制作浅沟槽隔离结构的工艺流程图；图3A-3E为根据本专利技术一个实施方式制作浅沟槽隔离结构的相关步骤获得的器件结构的剖视图；图4为根据现有技术和本专利技术一个实施方式制的方法所获得的NOR闪存器件的ICCB失效率的TK意图；图5为根据现有技术和本专利技术一个实施方式的方法所获得的NOR闪存器件的CPYield(晶片良率)的不意图。【具体实施方式】在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本专利技术，将在下列的描述中提出详细的步骤，以便说明本专利技术是如何改进制作半导体器件结构的工艺来解决现有技术中的问题。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。为了解决现有技术中的问题，本专利技术提出了一种制作NOR闪存器件的浅沟隔离结构的方法。参照图2和图3A-3E，分别示出根据本专利技术一个实施方式制作NOR闪存器件浅沟槽隔离结构的工艺流程图和相关步骤获得的器件结构剖视图。在步骤201中，如图3A所示，提供一包括有源区的半导体硅衬底300，在半导体衬底300上形成衬垫(pad)氧化层301，其主要材料为二氧化硅。该垫氧化层可通过热氧化法形成，一般厚度为100?160埃，其主要作为隔离层以保护有源区在去除氮化硅时不受化学沾污(即作为隔离氧化层)。在垫氧化层301上形成垫氮化物层302，氮化物层302的材料优选氮化硅层，可以采用炉管沉积方法或者低压化学气相沉积法形成垫氮化物层，其厚度一般为600?1200埃，该垫氮化物层302主要用于在浅沟槽隔离结构中沉积氧化物过程中保护有源区，而且在化学机械研磨所填充的氧化硅时可用作研磨的阻挡材料。作为优选，在垫氮化物层302上形成电介质抗反射涂层(DARC) 303，其材料为氮氧化硅，可以采用化学气沉积的方法制备电介质抗反射涂层，沉积形成电介质抗反射涂层的目的是为了降低氮化硅层的反射率，在电介质抗反射涂层上形成光刻胶层304，采用光刻工艺，经曝光显影等步骤后形成图案化的本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，包括： 提供半导体衬底； 在所述半导体衬底上依次形成垫氧化层和垫氮化硅层； 图案化所述垫氮化硅层、所述垫氧化层和所述半导体衬底，以形成浅沟槽； 在所述浅沟槽的底部以及侧壁形成衬垫层； 在所述浅沟槽中填充氧化物层； 采用离子注入工艺在所述半导体衬底中形成阱区。

【技术特征摘要】

【专利技术属性】
技术研发人员：王辉，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：江苏;32