本发明专利技术提供了一种TFT阵列基板的制造方法、TFT阵列基板及显示装置，涉及显示技术领域，能够在不增加TFT阵列基板的耦合电容的前提下，解决源极信号线断裂所引起的信号无法传输的问题。其中，所述一种TFT阵列基板的制造方法包括：在衬底基板上依次形成透明导电层和源漏金属层；对源漏金属层和透明导电层进行一次构图工艺，形成相重叠的源极信号线和像素电极线。前述制造方法用于TFT阵列基板的制造。
【技术实现步骤摘要】
本专利技术涉及显示
，尤其涉及一种TFT (Thin Film Transistor，薄膜晶体管)阵列基板的制造方法、TFT阵列基板及显示装置。
技术介绍
TFT阵列基板是显示装置的重要组成部件。TFT阵列基板通常包括衬底基板，及设置于衬底基板上的栅极、栅极保护层、有源层、像素电极、源极、漏极、源极信号线和源漏极保护层，其中，像素电极由透明导电层经构图工艺形成，源极、漏极和源极信号线由源漏金属层经构图工艺形成，透明导电层位于源漏金属层的下方。由于受到源漏金属层的构图工艺的前道工艺和后道工艺，及源漏金属层的构图工艺中涂胶不均匀等因素的影响，源极信号线容易发生断裂，导致信号无法传输。如图1所示，现有技术中为解决源极信号线4断裂所引起的信号无法传输的问题，在透明导电层的构图工艺中，与像素电极3'同步形成了像素电极线3，该像素电极线3位于待形成源极信号线的位置，从而使后续形成的源极信号线4与该像素电极线3重叠。当源极信号线4发生断裂时，信号能够通过断裂的源极信号线4下方的像素电极线3进行传导。但是，在上述改善的技术方案的实际应用过程中，本专利技术的专利技术人发现:上述改善的技术方案会引起TFT阵列基板的耦合电容增加，导致TFT阵列基板的功耗增加。
技术实现思路
为克服上述现有技术中的缺陷，本专利技术提供一种TFT阵列基板的制造方法、TFT阵列基板及显示装置，以在不增加TFT阵列基板的耦合电容的前提下，解决源极信号线断裂所引起的信号无法传输的问题。为达到上述目的，本专利技术采用如下技术方案:本专利技术的第一方面提供了一种TFT阵列基板的制造方法，所述制造方法包括:在衬底基板上依次形成透明导电层和源漏金属层；对所述源漏金属层和所述透明导电层进行一次构图工艺，形成相重叠的源极信号线和像素电极线。上述TFT阵列基板的制造方法中，形成了相重叠源极信号线和像素电极线，在源极信号线发生断裂时，信号能够通过断裂的源极信号线下方的像素电极线进行传导。并且，源极信号线和像素电极线利用一次构图工艺形成，因此二者之间不存在对位偏差的问题，二者能够刚好重叠，不存在错位，相当于源极信号线的宽度仍为其本身原有的宽度，从而源极信号线与像素电极之间的距离不会增大，二者之间所产生的耦合电容不会增加。本专利技术的第二方面提供了一种TFT阵列基板，所述TFT阵列基板包括相重叠的像素电极线和源极信号线，所述像素电极线和所述源极信号线在同一次构图工艺下形成。由于上述TFT阵列基板的像素电极线和源极信号线相重叠，并且二者在同一次构图工艺下形成，因此该TFT阵列基板实现了在不增加耦合电容的前提下，解决源极信号线断裂所引起的信号无法传输的问题。本专利技术的第三方面提供了一种显示装置，所述显示装置包括本专利技术的第二方面所提供的TFT阵列基板。由于上述显示装置包括本专利技术的第二方面所提供的TFT阵列基板，因此上述显示装置具有与该TFT阵列基板相同的有益效果，在此不再赘述。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1为现有技术中的TFT阵列基板的截面结构图；图2?图9为本专利技术实施例所提供的TFT阵列基板的制造方法的各步骤图。附图标记说明:1-衬底基板；2-栅极保护层；3-像素电极线；3'-像素电极；30-透明导电层；4-源极信号线；4r -覆盖像素电极的源漏金属层；40-源漏金属层；5-源漏极保护层； 60-光刻胶；61-第一光刻胶层；62-第二光刻胶层； 70-掩膜版；71-全透光图形；72-部分透光图形； 73-遮光图形。【具体实施方式】正如
技术介绍
所述，现有技术中在源极信号线4的下方设置像素电极线3的技术方案并不能很好地解决源极信号线4断裂所引起的信号无法传输的问题。本专利技术的专利技术人经过大量的研究和实验发现，产生上述问题的主要原因是:像素电极线3和源极信号线4分别在两次构图工艺中形成，在源漏金属层的构图工艺中，掩膜需要与像素电极线3进行对位，由于构图工艺的局限性，因此对位时容易出现偏差，造成所形成的源极信号线4不能与像素电极线3刚好重叠，二者之间存在错位，这相当于增加了源极信号线4的宽度，造成源极信号线4与像素电极3'之间的间距减小。由于电容的大小与两极板之间的间距呈反比，因此源极信号线4与像素电极3'之间的间距减小，会导致源极信号线4与像素电极3'之间所产生的耦合电容增大，进而造成TFT阵列基板的功耗增加。基于上述发现，本专利技术的专利技术人提出一种TFT阵列基板的制造方法，该制造方法包括以下步骤:步骤S1:在衬底基板上依次形成透明导电层和源漏金属层；步骤S2:对源漏金属层和透明导电层进行一次构图工艺，形成相重叠的源极信号线和像素电极线。上述TFT阵列基板的制造方法中，形成了相重叠源极信号线和像素电极线，在源极信号线发生断裂时，信号能够通过断裂的源极信号线下方的像素电极线3进行传导。并且，源极信号线和像素电极线利用一次构图工艺形成，因此源极信号线和像素电极线之间不存在对位偏差的问题，二者能够刚好重叠，不存在错位，也就不会增大源极信号线的宽度，从而不会减小源极信号线与像素电极之间的距离，二者之间所产生的耦合电容不会增加，进而TFT阵列基板的功耗不会增加。为使本专利技术所提出的上述技术方案的目的、特征和优点能够更加明显易懂，下面将结合附图，对上述技术方案的实施例进行清楚、完整地描述。显然，所描述的实施例仅仅是上述技术方案的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本专利技术保护的范围。参见图2，步骤SI为在衬底基板I上依次形成透明导电层30和源漏金属层40，透明导电层30的材料可为金属氧化物透明导电材料，如IT0(Indium Tin Oxide，氧化铟锡)，形成透明导电层30和源漏金属层40可采用溅射工艺。需要说明的是，本实施例所提供的TFT阵列基板的制造方法，在步骤SI之前还可包括形成栅极、栅极保护层和有源层的步骤，这些步骤具体可为:在衬底基板上形成栅极金属层，对栅极金属层进行构图工艺，形成栅极；在具有栅极的衬底基板上形成栅极保护层2 (如图2所示)；在栅极保护层2上形成半导体层，对半导体层进行构图工艺，形成有源层。参见图3?图8，步骤S2可包括以下步骤:步骤S21:如图3所示，在源漏金属层40上涂覆光刻胶60。涂覆光刻胶60可采用旋涂工艺，光刻胶60优选粘度高、均匀性好、对光的敏感度高的光刻胶。光刻胶60可为正性光刻胶，曝光后形成可溶物质，也可为负性光刻胶，曝光后形成不可溶物质。本实施例以光刻胶60为负性光刻胶为例进行说明。步骤S22:如图4所示，采用具有全透光图形71、部分透光图形72和遮光图形73的掩膜版70对所涂覆的光刻胶60曝光，形成第一光刻胶层61和第二光刻胶层62，第一光刻胶层61覆盖待形成源极信号线的区域，第二光刻胶层62覆盖待形成像素电极的区域，第一光刻胶层61的厚度大于第二光刻胶层62的厚度。对于光刻胶60为负性光刻胶的情况，进行曝光前，掩膜版本文档来自技高网...
【技术保护点】
一种TFT阵列基板的制造方法，其特征在于，所述制造方法包括：在衬底基板上依次形成透明导电层和源漏金属层；对所述源漏金属层和所述透明导电层进行一次构图工艺，形成相重叠的源极信号线和像素电极线。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈磊，彭志龙，代伍坤，张磊，仇淼，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。