封装基板及其制作方法技术

本发明专利技术公开了一种封装基板及其制作方法。封装基板包含：第一介电层、第一导线层、第一导电柱层、第二介电层、第二导线层、电性垫层与第三介电层。该第一介电层具有第一表面、相对于该第一表面的第二表面、多个开口及朝向至少其中一个开口的壁面。第一导线层位于第一表面上与壁面上。第一导线层在壁面靠近第二表面的边缘往远离壁面的方向延伸。第一导电柱层位于第一导线层上。第二介电层位于第一表面上、第一导线层上与开口中，且第一导电柱层从第二介电层裸露。第二导线层位于裸露的第一导电柱层上与第二介电层上。电性垫层位于第二导线层上。第三介电层位于第二介电层与第二导线层上。本发明专利技术的封装载板基板能有效节省镍层与金层的成本。

【技术实现步骤摘要】

本专利技术涉及一种封装基板与一种封装基板的制作方法。
技术介绍
封装基板是用来承载集成电路(Integrated Circuit ;IC)晶粒，作为载体之用。此外，封装基板具有内部线路与接点，使封装基板相对两侧的接点可分别用来电性连接半导体晶粒与印刷电路板(Printed Circuit Board ；PCB) o如此一来，半导体晶粒与电路板便可透过封装基板的内部线路传输信号。随着半导体工艺技术演进，对于半导体晶粒的布线密度、传输速率及信号干扰等需求均大幅提高，使得封装基板已广泛应用于电子产品。举例来说，封装基板可用于智能手机、平板电脑、网络通讯、笔记本电脑等产品。在制作已知的封装基板时，会先在承载件上形成图案化的导电层，使导电层具有裸露承载件的开口。接着，在导电层上形成铜柱层，并以介电层覆盖导电层与开口。如此一来，在去除承载件后，所有的导电层都会裸露，而这些导电层只有一部分会用来电性连接半导体晶粒。当导电层直接与半导体晶粒的接点结合时，会因结合力不佳容易裂开，从而使可靠度降低。为了提升封装基板与半导体晶粒之间的结合力，一般会在导电层镀上镍层与金层，但受限于工艺能力，镍层与金层会形成在所有裸露的导电层上，而无法只形成在对应半导体晶粒接点的导电层上，因此会大幅提高封装基板的成本。
技术实现思路
本专利技术的目的在于提供一种，大幅降低封装基板的成本。本专利技术的一方面为一种封装基板。根据本专利技术一实施方式，一种封装基板，其包含第一介电层、第一导线层、第一导电柱层、第二介电层、第二导线层、电性垫层与第三介电层。第一介电层具有相对的第一表面与第二表面、贯穿第一表面与第二表面的多个开口、及朝向至少其中一个开口的壁面。第一导线层位于第一表面上与壁面上，且第一导线层在壁面靠近第二表面的边缘往远离壁面的方向延伸。第一导电柱层位于在第一表面的第一导线层上。第二介电层位于第一表面上、第一导线层上与开口中，且第一导电柱层从第二介电层裸露。第二导线层位于裸露的第一导电柱层上与第二介电层上。电性垫层位于第二导线层上。第三介电层位于第二介电层与第二导线层上，且电性垫层从第三介电层裸露。本专利技术的另一方面为一种封装基板的制作方法。根据本专利技术一实施方式，一种封装基板的制作方法包含下列步骤。在承载件上形成图案化的第一介电层，使第一介电层具有多个开口。在第一介电层背对承载件的第一表面上与朝向至少其中一个开口的壁面上，及至少其中一个开口中的承载件上形成第一导线层。在第一表面的第一导线层上形成第一导电柱层。在第一表面上、第一导线层上与开口中形成第二介电层，其中第一导电柱层从第二介电层裸露。在裸露的第一导电柱层上与第二介电层上形成第二导线层。在第二导线层上形成电性垫层。在第二介电层与第二导线层上形成第三介电层，其中电性垫层从第三介电层裸露。在本专利技术上述实施方式中，具有多个开口的第一介电层先形成在承载件上，接着第一导线层才形成在第一介电层的第一表面上与朝向至少其中一个开口的壁面上，及至少其中一个开口中的承载件上。如此一来，当承载件移除后，只会有部分的第一导线层会从第一介电层的第二表面裸露。其中，裸露的第一导线层的位置对应半导体晶粒的接点位置。在后续工艺中，由于只有对应半导体晶粒接点位置的第一导线层从第一介电层的第二表面裸露，因此镍层与金层只会镀在部分的第一导线层上，使本专利技术的封装基板能有效节省镍层与金层的成本。本专利技术的一方面为一种封装基板。根据本专利技术一实施方式，一种封装基板，其包含第一介电层、第一导线层、第一导电柱层、第二介电层、第二导线层、第二导电柱层与第三介电层。第一介电层具有相对的第一表面与第二表面、贯穿第一表面与第二表面的多个开口、及朝向至少其中一个开口的壁面。第一导线层位于第一表面上与壁面上，且第一导线层在壁面靠近第二表面的边缘往远离壁面的方向延伸。第一导电柱层位于在第一表面的第一导线层上。第二介电层位于第一表面上、第一导线层上与开口中，且第一导电柱层从第二介电层裸露。第二导线层位于裸露的第一导电柱层上与第二介电层上。第二导电柱层位于第二导线层上。第三介电层位于第二介电层与第二导线层上，且第二导电柱层从第三介电层裸露。本专利技术的另一方面为一种封装基板的制作方法。根据本专利技术一实施方式，一种封装基板的制作方法，其包含下列步骤。在承载件上形成图案化的第一介电层，使第一介电层具有多个开口。在第一介电层背对承载件的第一表面上与朝向至少其中一个开口的壁面上，及至少其中一个开口中的承载件上形成第一导线层。在第一表面的第一导线层上形成第一导电柱层。在第一表面上、第一导线层上与开口中形成第二介电层，其中第一导电柱层从第二介电层裸露。在裸露的第一导电柱层上与第二介电层上形成第二导线层。在第二导线层上形成第二导电柱层。在第二介电层与第二导线层上形成第三介电层，其中第二导电柱层从第三介电层裸露。本专利技术的有益效果为:有效节省镍层与金层的成本。【附图说明】图1是绘示根据本专利技术一实施方式的封装基板的剖面图；图2是绘示图1的封装基板应用在电子装置中的剖面图；图3是绘示根据本专利技术一实施方式的封装基板的制作方法的流程图；图4是绘示根据本专利技术一实施方式的承载件与第一介电层的剖面图；图5是绘示图4的第一介电层上形成第一导线层后的剖面图；图6是绘示图5的第一导线层上形成第一导电柱层后的剖面图；图7是绘示图6的第一介电层与第一导线层上形成第二介电层后的剖面图；图8是绘示图7的第一导电柱层上形成第二导线层后的剖面图；图9是绘示图8的第二导线层上形成电性垫层后的剖面图；图10是绘示图9的第二介电层上形成第三介电层后的剖面图；图11是绘示图10的承载件蚀刻后的剖面图。【具体实施方式】以下将以附图公开本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。图1是绘示根据本专利技术一实施方式的封装基板100的剖面图。如图所示，封装基板100为无核心基板(Coreless Substrate)，其包含第一介电层110、第一导线层120、第一导电柱层130、第二介电层140、第二导线层150、电性垫层160与第三介电层170。在本文中，电性垫层160可具有如第一导电柱层130的形状与材质，因此电性垫层160也可为第二导电柱层。也就是说，本文所描述的“电性垫层160”均可用“第二导电柱层160”取代。第一介电层110具有第一表面112、第二表面114、多个开口 116与壁面118。第一表面112与第二表面114相对。开口 116贯穿第一表面112与第二表面114。壁面118朝向开口 116。第一导线层120位于第一介电层110的第一表面112上与至少其中一个开口 116的壁面118上。此外，第一当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种封装基板，其特征在于，所述封装基板包含：第一介电层，其具有相对的第一表面与第二表面、贯穿所述第一表面与所述第二表面的多个开口、及朝向至少其中一个开口的壁面；第一导线层，其位于所述第一表面上与所述壁面上，且所述第一导线层在所述壁面靠近所述第二表面的边缘往远离所述壁面的方向延伸；第一导电柱层，其位于在所述第一表面的所述第一导线层上；第二介电层，其位于所述第一表面上、所述第一导线层上与所述开口中，且所述第一导电柱层从所述第二介电层裸露；第二导线层，其位于裸露的所述第一导电柱层上与所述第二介电层上；电性垫层，其位于所述第二导线层上；以及第三介电层，其位于所述第二介电层与所述第二导线层上，且所述电性垫层从所述第三介电层裸露。

【技术特征摘要】

【专利技术属性】
技术研发人员：许哲玮，许诗滨，周保宏，
申请(专利权)人：恒劲科技股份有限公司，
类型：发明
国别省市：中国台湾;71