一种半导体器件，其包括：半导体衬底；多层接线层，形成在所述半导体衬底之上；第一绝缘膜，形成在所述多层接线层之上；焊盘，形成在所述第一绝缘膜上并且由层积膜形成，所述层积膜包括第一金属膜、形成在所述第一金属膜之上的第二金属膜、以及形成在所述第二金属膜之上的第三金属膜；以及第二绝缘膜，形成在所述第一绝缘膜和所述焊盘之上，所述第二绝缘膜具有第一开口，使得所述焊盘的上表面从所述第一开口中暴露，其中，所述第三金属膜具有缝，使得在俯视图中所述缝被设置在离所述第一开口一定空间处。本申请的一项发明专利技术在于在基于铝的键合焊盘的外围区域以环或者缝形状去除焊盘之上的氮化钛膜。
【技术实现步骤摘要】
【专利说明】半导体器件本申请是申请日为2010年4月15日、申请号为201010162093.X、专利技术名称为“半导体集成电路器件及其制造方法”的专利技术专利申请的分案申请。相关申请的交叉引用包括说明书、说明书附图和说明书摘要、于2009年4月16日提交的第2009-99689号日本专利申请的公开内容通过引用整体结合于此。
本专利技术涉及一种半导体集成电路器件(下文也称为半导体器件)及其制造方法、具体地涉及如下技术，该技术有效应用于涉及焊盘电极的外围区域、比如基于铝的键合焊盘的外围区域的技术。
技术介绍
日本专利待审公开号2006-303452 (专利文献I)或者USP-2006-0249845 (专利文献2)公开一种将基于铝的键合焊盘用氮化硅膜等在其全表面(包括在其上表面的外围区域的边缘部分抗反射膜如氮化钛膜的侧面)之上覆盖以便防止基于铝的焊盘由于在焊盘部分的外部潮气等所致的单元反应所引起的洗脱的技术。日本专利待审公开号2007-103593(专利文献3)公开一种将基于铝的键合焊盘用氮化硅膜等在其全表面(包括在其上表面的外围区域的边缘部分抗反射膜如氮化钛膜的侧面)之上覆盖以便防止基于铝的焊盘由于在焊盘部分的潮气等所致的局部单元影响所引起的洗脱的技术。
技术实现思路
在LSI或者半导体集成电路器件的当前制造工艺中，在组装器件的步骤(比如树脂密封步骤)之后通常为在高温度(比如近似范围从85°C至130°C )和高湿度(比如约80% RH)的环境中的电压施加测试(高温度和高湿度测试)。对于该测试，本专利技术的专利技术人在高温度和高湿度测试期间发现作为抗反射膜的氮化钛膜从上方膜出现分离以及在施加有正电压的基于铝的键合焊盘的上表面的边缘部分在氮化钛膜中生成裂缝这一现象，该现象归因于由潮气经过密封树脂等侵入生成氮化钛膜的氧化和膨胀引起的电化学反应。已经完善本专利技术以解决这些问题。本专利技术已经鉴于上述境况孕育而出并且提供一种用于制造高度可靠的半导体集成电路器件的工艺。本专利技术的其它目的和新特征将从本说明书和附图的描述中变得清楚。下文简要地说明在本申请中公开的本专利技术之中的典型专利技术的概况。本申请的一项专利技术在于在基于铝的键合焊盘的外围区域以环或者缝形状去除焊盘之上的氮化钛膜。下文简要地说明在本申请中公开的本专利技术之中的典型专利技术所取得的效果。在基于铝的键合焊盘的外围区域以环或者缝形状去除焊盘之上的氮化钛膜，由此防止钛氧化的影响向焊盘以外传播。【附图说明】图1是图示了实施例1的半导体集成电路器件的芯片(第一主表面)以内的布局的示意平面图(同样适用于实施例2至5);图2图示了密封有图1中的芯片的BGA封装的正视横截面图；图3图示了在本申请的实施例1的半导体集成电路器件的芯片(第一主表面)以内的布局中与焊盘的外围区域中的放大部分R对应的键合焊盘部分的外围区域的放大平面图；图4图示了给定在与图3对应的部分在接线键合之后的状态时键合焊盘部分的外围区域的放大平面图；图5图示了图3中的X-X’截面的芯片横截面图；图6图示了图3中的Y-Y’截面的芯片横截面图；图7图示了在制造本申请的实施例1的半导体集成电路器件的方法中与图3中的X-X’截面对应的器件横截面流程图(形成辅助绝缘膜的步骤)；图8图示了在制造本申请的实施例1的半导体集成电路器件的方法中与图3中的X-X’截面对应的器件横截面流程图(形成用于图案化氮化钛膜去除部分的抗蚀剂膜的步骤)；图9图示了在制造本申请的实施例1的半导体集成电路器件的方法中与图3中的X-X’截面对应的器件横截面流程图(形成氮化钛膜去除部分的步骤)；图10图示了在制造本申请的实施例1的半导体集成电路器件的方法中与图3中的X-X’截面对应的器件横截面流程图(形成绝缘表面保护膜的步骤)；图11图示了在制造本申请的实施例1的半导体集成电路器件的方法中与图3中的X-X’截面对应的器件横截面流程图(形成焊盘开口的步骤)；图12图示了在本申请的实施例2的半导体集成电路器件的芯片(第一主表面)以内的布局中与焊盘的外围区域中的放大部分R对应的键合焊盘部分的外围区域的放大平面图；图13图示了图12中的X-X’截面的芯片横截面图；图14图示了图12中的A-A’截面的芯片横截面图；图15图示了图12中的Y-Y’截面的芯片横截面图；图16图示了在本申请的实施例3的半导体集成电路器件的芯片(第一主表面)以内的布局中与焊盘的外围区域中的放大部分R对应的键合焊盘部分的外围区域的放大平面图；图17图示了图16中的Y-Y’截面的芯片横截面图；图18图示了在本申请的实施例4的半导体集成电路器件的芯片(第一主表面)以内的布局中与焊盘的外围区域中的放大部分R对应的键合焊盘部分的外围区域的放大平面图；图19图示了图18中的X-X’截面的芯片横截面图；图20图示了图18中的Y-Y’截面的芯片横截面图；图21图示了在制造本申请的实施例4的半导体集成电路器件的方法中与图18中的X-X’截面对应的器件横截面流程图(形成绝缘表面保护膜的步骤)；图22图示了在制造本申请的实施例4的半导体集成电路器件的方法中与图18中的X-X’截面对应的器件横截面流程图(形成用于图案化氮化钛膜去除部分和焊盘开口的抗蚀剂膜的步骤)；图23图示了在本申请的实施例5的半导体集成电路器件的芯片(第一主表面)以内的布局中与焊盘的外围区域中的放大部分R对应的键合焊盘部分的外围区域的放大平面图；图24图示了图23中的X_X’截面的芯片横截面图；图25图示了图23中的Y_Y’截面的芯片横截面图；图26图示了在制造本申请的实施例5的半导体集成电路器件的方法中与图23中的Χ-Χ’截面对应的器件横截面流程图(形成辅助绝缘膜的步骤)；图27图示了在制造本申请的实施例5的半导体集成电路器件的方法中与图23中的Χ-Χ’截面对应的器件横截面流程图(形成用于图案化氮化钛膜去除部分的抗蚀剂膜的步骤)；图28图示了在制造本申请的实施例5的半导体集成电路器件的方法中与图23中的Χ-Χ’截面对应的器件横截面流程图(形成氮化钛膜去除部分的步骤)；图29图示了在制造本申请的实施例5的半导体集成电路器件的方法中与图23中的Χ-Χ’截面对应的器件横截面流程图(形成绝缘表面保护膜的步骤)；并且图30图示了在制造本申请的实施例5的半导体集成电路器件的方法中与图23中的Χ-Χ’截面对应的器件横截面流程图(形成焊盘开口的步骤)。【具体实施方式】下文将描述在本申请中公开的典型专利技术的概况。1.一种半导体集成电路器件，包括:(a)半导体芯片，具有第一主表面和第二主表面；(b)在半导体芯片的第一主表面之上提供的基于铝的金属膜图案；(C)氮化钛膜，覆盖基于铝的金属膜图案的上表面；(d)绝缘表面保护膜，覆盖包括氮化钛膜的上表面的半导体芯片的第一主表面；(e)键合焊盘开口，形成于绝缘表面保护膜中；(f)第一开口部分，对应于键合焊盘开口形成于氮化钛膜中；以及(g)第二开口部分，在第一开口部分的附近形成于氮化钛膜中。2.根据上述I的半导体集成电路器件，其中基于铝的金属膜图案的第二开口部分由绝缘表面保护膜覆盖。3.根据上述2的半导体集成电路器件，其中绝缘表面保护膜是层积膜，该层积膜包含作为下层的基于氧化硅的膜和作为上层的基于氮化硅的膜。4.根据上述I或者3的半导体集本文档来自技高网...
【技术保护点】
一种半导体器件，包括：半导体衬底；多层接线层，形成在所述半导体衬底之上；第一绝缘膜，形成在所述多层接线层之上；焊盘，形成在所述第一绝缘膜上并且由层积膜形成，所述层积膜包括第一金属膜、形成在所述第一金属膜之上的第二金属膜、以及形成在所述第二金属膜之上的第三金属膜；以及第二绝缘膜，形成在所述第一绝缘膜和所述焊盘之上，所述第二绝缘膜具有第一开口，使得所述焊盘的上表面从所述第一开口中暴露，其中，所述第三金属膜具有缝，使得在俯视图中所述缝被设置在离所述第一开口一定空间处。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：本间琢朗，堀田胜彦，森山卓史，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。