用于非易失性存储器的互补解码制造技术

本发明专利技术涉及为存储器装置提供解码的设备及使用此设备操作存储器装置的方法。所述设备包含具有耦合到第一输入节点的控制栅极的第一晶体管，其中当所述第一晶体管经配置为低阻抗状态时，所述第一晶体管将存储器阵列的一部分耦合到感测电路。所述设备进一步包含具有耦合到组合所述第一输入节点的信号与第二输入节点的信号的逻辑门的控制栅极的第二晶体管，其中当所述第二晶体管经配置为低阻抗状态时，所述第二晶体管将所述存储器阵列的一部分耦合到编程电路。所述第一晶体管及所述第二晶体管包括不同类型的晶体管。

【技术实现步骤摘要】
【国外来华专利技术】用于非易失性存储器的互补解码
本专利技术一般来说涉及存储器，且特定来说在一或多个实施例中，本专利技术涉及存储器装置中的互补偏压电路。
技术介绍
存储器装置通常经提供作为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)及快闪存储器。非易失性存储器是可在不施加电力的情况下将其所存储的数据保持达某一延长周期的存储器。快闪存储器装置已发展成用于各种各样的电子应用的非易失性存储器的普遍来源。快闪存储器装置常用于例如以下各项的电子系统中：个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、交通工具、无线装置、蜂窝式电话及可抽换式存储器模块，且快闪存储器的使用不断扩大。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。单元的阈值电压的改变(通过对电荷存储结构(例如，浮动栅极或陷获层)的编程或其它物理现象)确定每一单元的数据状态。快闪存储器装置通常需要相对大的电压来进行编程本文档来自技高网...

【技术保护点】
一种设备，其包括：第一晶体管，其具有耦合到第一输入节点的控制栅极，其中当所述第一晶体管经配置为低阻抗状态时，所述第一晶体管将存储器阵列的一部分耦合到感测电路；以及第二晶体管，其具有耦合到组合所述第一输入节点的信号与第二输入节点的信号的逻辑门的控制栅极，其中当所述第二晶体管经配置为低阻抗状态时，所述第二晶体管将所述存储器阵列的一部分耦合到编程电路；其中所述第一晶体管及所述第二晶体管包括不同类型的晶体管。

【技术特征摘要】
【国外来华专利技术】2012.09.14 US 13/616,5451.一种存储器设备，其包括：第一晶体管，其具有耦合到第一输入节点的控制栅极，其中当所述第一晶体管经配置为低阻抗状态时，所述第一晶体管将存储器阵列的一部分耦合到感测电路；以及第二晶体管，其具有耦合到组合所述第一输入节点的信号与第二输入节点的信号的逻辑门的控制栅极，其中当所述第二晶体管经配置为低阻抗状态时，所述第二晶体管将所述存储器阵列的一部分耦合到编程电路；其中所述第一晶体管及所述第二晶体管包括不同类型的晶体管；且其中所述逻辑门经配置以使得：当所述第一晶体管经配置为处于高阻抗状态时，所述第二晶体管经配置为处于高阻抗状态，当所述第一晶体管经配置为处于低阻抗状态且所述第二输入节点的所述信号具有第一逻辑电平时，所述第二晶体管经配置为处于高阻抗状态，且当所述第一晶体管经配置为处于低阻抗状态且所述第二输入节点的所述信号具有不同于所述第一逻辑电平的第二逻辑电平时，所述第二晶体管经配置为处于低阻抗状态。2.根据权利要求1所述的存储器设备，其中所述第一晶体管及所述第二晶体管包括一对互补晶体管。3.根据权利要求1所述的存储器设备，其中所述第一晶体管包括n型场效应晶体管且其中所述第二晶体管包括p型场效应晶体管。4.根据权利要求1或2所述的存储器设备，其中所述存储器设备包括存储器装置的解码器电路。5.根据权利要求1或2所述的存储器设备，其进一步包括：输出节点，其中所述输出节点经耦合以响应于所述第一输入节点的所述信号及所述第二输入节点的所述信号而提供高阻抗状态、所述感测电路的感测电压及所述编程电路的编程电压中的一者；其中所述逻辑门包括耦合到所述第一输入节点的第一输入、耦合到所述第二输入节点的第二输入，及一输出；其中所述第一晶体管耦合于所述感测电路与所述输出节点之间，且其中所述第一晶体管的所述控制栅极耦合到所述第一输入节点；且其中所述第二晶体管耦合于所述编程电路与所述输出节点之间，且其中所述第二晶体管的所述控制栅极耦合到所述逻辑门输出。6.根据权利要求5所述的存储器设备，其中所述存储器阵列的所述部分通过所述输出节点耦合到所述第一晶体管及所述第二晶体管。7.根据权利要求5所述的存储器设备，其中所述逻辑门包括...

【专利技术属性】
技术研发人员：尼古拉斯·亨德里克森，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US