存储器件、以及存储器件和存储系统的操作方法技术方案

一种存储器件的操作方法包括以下步骤：进入修复模式；响应于修复模式的进入，而将设定数据的输入路径从设定路径改变成修复路径；与设定命令一起接收设定数据；在所述接收被重复设定的次数之后结束修复模式；响应于修复模式的结束，而将设定数据的输入路径从修复路径改变成设定路径；以及利用设定数据而将用于存储器件的缺陷存储器单元的修复地址编程至非易失性存储器。

【技术实现步骤摘要】
【专利摘要】一种存储器件的操作方法包括以下步骤：进入修复模式；响应于修复模式的进入，而将设定数据的输入路径从设定路径改变成修复路径；与设定命令一起接收设定数据；在所述接收被重复设定的次数之后结束修复模式；响应于修复模式的结束，而将设定数据的输入路径从修复路径改变成设定路径；以及利用设定数据而将用于存储器件的缺陷存储器单元的修复地址编程至非易失性存储器。【专利说明】相关申请的交叉引用本申请要求2013年10月7日提交的申请号为10-2013-0119045的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及一种存储器件和包括所述存储器件的存储系统，且更具体而言，涉及一种修复相关的技术。
技术介绍
图1是用于解释在典型的存储器件(例如，DRAM)中的修复操作的视图。 图1说明与存储器件中的一个存储体相对应的配置。参见图1，存储器件包括:存储器阵列110，其包括多个存储器单元；行电路120，用于激活通过行地址R_ADD选中的字线；以及列电路130，用于存取(读取或写入)通过列地址选中的位线的数据。 行熔丝电路140将与存储器阵列110中的缺陷存储器单元相对应的行地址作为修复行地址REPAIR_R_ADD存储。行修复电路150将存储在行熔丝电路140中的修复行地址REPAIR_R_ADD与从存储器件的外部输入的行地址R_ADD进行比较。当修复行地址REPAIR_R_ADD与行地aR_ADD—致时，行修复电路150控制行电路120来激活冗余字线以代替由行地址R_ADD表示的字线。即，与存储在行熔丝电路140中的修复行地址REPAIR_R_ADD相对应的行(字线)用冗余行(字线)来代替。 在图1中，信号RACT表不如下的信号:响应于用于激活存储器阵列110中的字线的激活命令而被激活，而响应于用于去激活字线的预充电命令而被去激活。此外，信号RD表示读取命令，而信号WR表示写入命令。 在行熔丝电路140中，主要使用激光熔丝。激光熔丝根据熔丝是否被切断来存储“高”或“低”数据。激光熔丝可以在晶片状态下被编程，但是不能在晶片被安装在封装体中之后来编程激光熔丝。因为在减少激光熔丝的节距方面存在限制，所以难以设计具有小面积的激光熔丝。 因此，如在美国专利登记号为6904751、6777757、6667902、7173851 和 7269047 中所公开的，诸如E熔丝阵列电路、与非(NAND)快闪存储器、或非(NOR)快闪存储器、MRAM (M性随机存取存储器)、STT-MRAM (自旋转移力矩-磁性随机存取存储器)、ReRAM (电阻式随机存取存储器)、或者PCRAM (相变随机存取存储器)的非易失性存储器中的一种包括在存储器件中，且修复信息(修复地址)存储在非易失性存储器中以供使用。 图2是说明非易失性存储器用于存储器件中以存储修复信息的实例的视图。 参见图2，存储器件包括:多个存储体BKO至BK3、被提供至相应的存储体BKO至BK3来存储修复信息的寄存器210_0至210_3、以及非易失性存储器201。 非易失性存储器201代替熔丝电路140。非易失性存储器201存储与全部的存储体BKO至BK3相对应的修复信息，即修复地址。非易失性存储器可以包括非易失性存储器中的一种，诸如=E熔丝阵列电路、与非(NAND)快闪存储器、或非(NOR)快闪存储器、MRAM (磁性随机存取存储器)、STT-MRAM (自旋转移力矩-磁性随机存取存储器)、ReRAM (电阻式随机存取存储器)、或者PCRAM (相变随机存取存储器)。 被提供至相应的存储体BKO至BK3的寄存器210_0至210_3存储相应的存储体的修复信息。寄存器210_0存储存储体BKO的修复信息，而寄存器210_2存储存储体BK2的修复信息。寄存器210_0至210_3中的每个包括锁存电路，且能够仅在被供电时存储修复信息。要存储在寄存器210_0至210_3中的修复信息从非易失性存储器201中接收。 存储在非易失性存储器201中的修复信息不是被直接使用，而是存储在寄存器210_0至210_3中且然后被使用的原因如下。由于非易失性存储器201具有阵列结构，所以需要预定的时间来调用其中存储的数据。由于难以立即调用数据，所以通过直接利用存储在非易失性存储器201中的数据不能正确地执行修复操作。因此，执行启动操作来将存储在非易失性存储器201中的修复信息传送至寄存器210_0至210_3供存储，并且在执行启动操作之后利用存储在寄存器210_0至210_3中的数据来执行修复操作。 在利用非易失性存储器201和寄存器210_0至210_3来代替包括激光熔丝的熔丝电路140的情况下，在晶片状态之后可以找到并修复额外的缺陷。已经对即使在制造半导体器件之后(例如，即使在产品售出之后)也能够检查非易失性存储器201并且对检查出的缺陷进行修复的技术进行了研究。
技术实现思路
本专利技术的示例性实施例涉及一种即使在制造存储器件之后也能够修复存储器件的技术。 根据本专利技术的一个示例性实施例，一种存储器件的操作方法包括以下步骤:进入修复模式；响应于修复模式的进入而将设定数据的输入路径从设定路径改变成修复路径；与设定命令一起接收设定数据；在接收被重复设定的次数之后结束修复模式；响应于修复模式的结束而将设定数据的输入路径从修复路径改变成设定路径；以及利用设定数据而将存储器件的缺陷存储器单元的修复地址编程至非易失性存储器。 根据本专利技术的另一个示例性实施例，一种存储器件包括:命令输入单元，适用于接收一个或更多个命令信号；命令/地址输入单元，适用于接收多个命令/地址信号；命令解码器，适用于对命令信号和命令/地址信号解码，以确定是否进入修复模式并且产生设定命令；设定电路，适用于响应于不同于修复模式的其它模式中的设定命令，利用通过命令/地址输入单元输入的信号来设定存储器件；以及非易失性存储器电路，适用于响应于在修复模式中的设定命令，而利用通过命令/地址输入单元输入的信号来编程存储器件的缺陷存储器单元的修复地址。 根据本专利技术的另一个示例性实施例，一种存储系统的操作方法包括以下步骤:响应于从存储器控制器输入的一个或更多个控制信号而确定存储器件是否进入修复模式；基于对于存储器件进入修复模式的确定来改变在存储器件中控制信号的输入路径；在修复模式中将设定数据作为控制信号而从存储器控制器向存储器件施加设定的次数；以及利用设定数据而将用于存储器件的缺陷存储器单元的修复地址编程至存储器件的非易失性存储器。 根据本专利技术的示例性实施例，即使在安装存储器件之后也可以修复存储器件。 此外，即使在诸如用户难以任意地控制数据和地址的LPDDR (低功率双倍数据速率)存储器件的存储器件中，也可以利用简单的方法来修复存储器件。 【专利附图】【附图说明】 图1是用于解释在典型的存储器件(例如，DRAM)中的修复操作的视图。 图2是说明具有非易失性存储器来存储修复信息的存储器件的示例性视图。 图3是说明根据比较实例的存储器件的后封装修复过程的时序图。 图4是根据本专利技术一个实施例的存储器件的框图。 图5A和5B是命令真值表。 图6是图4中所示本文档来自技高网...

【技术保护点】
一种存储器件的操作方法，包括以下步骤：进入修复模式；响应于所述修复模式的进入而将设定数据的输入路径从设定路径改变成修复路径；与设定命令一起接收所述设定数据；在所述接收被重复设定的次数之后结束所述修复模式；响应于所述修复模式的结束而将所述设定数据的所述输入路径从所述修复路径改变成所述设定路径；以及利用所述设定数据而将用于所述存储器件的缺陷存储器单元的修复地址编程至非易失性存储器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李周炫，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR