一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，所述制造方法包括：提供半导体衬底，在半导体衬底上沉积氧化物层；在氧化物层和半导体衬底中形成第一沟槽；在第一沟槽中填充硅层，以用于形成第一有源区；在氧化物层和半导体衬底中形成第二沟槽；在第二沟槽中填充锗硅层，以用于形成第二有源区，其中，硅层和锗硅层之间的氧化物层作为浅沟槽隔离结构。根据本发明专利技术，可以在所述第一有源区和所述第二有源区之间形成无隙且高度相同的浅沟槽隔离结构，且所述第二有源区是在锗硅层中形成的，便于后续在其中形成锗硅沟道区。

【技术实现步骤摘要】
【专利摘要】本专利技术提供，所述制造方法包括：提供半导体衬底，在半导体衬底上沉积氧化物层；在氧化物层和半导体衬底中形成第一沟槽；在第一沟槽中填充硅层，以用于形成第一有源区；在氧化物层和半导体衬底中形成第二沟槽；在第二沟槽中填充锗硅层，以用于形成第二有源区，其中，硅层和锗硅层之间的氧化物层作为浅沟槽隔离结构。根据本专利技术，可以在所述第一有源区和所述第二有源区之间形成无隙且高度相同的浅沟槽隔离结构，且所述第二有源区是在锗硅层中形成的，便于后续在其中形成锗硅沟道区。【专利说明】
本专利技术涉及半导体制造工艺，具体而言涉及一种形成浅沟槽隔离(STI)结构的方法以及具有该浅沟槽隔离结构的半导体器件。
技术介绍
在半导体制造工艺中，所形成的浅沟槽隔离结构的性能对于最后形成的半导体器件的电学性能而言至关重要。随着半导体器件特征尺寸的不断减小，为了确保在半导体衬底中形成的沟槽中实现构成浅沟槽隔离结构的氧化物的无隙填充，通常实施三步沉积工艺完成所述氧化物的填充。由于受到所述沟槽的特征尺寸的制约，导致所述三步沉积工艺中的每一步的沉积速率存在差异，因而，在进行高温退火之后，所述三步沉积工艺中的每一步所形成的氧化物的致密程度存在差异。在形成浅沟槽隔离结构之后，需要去除浅沟槽隔离结构高出半导体衬底的部分，通常采用湿法蚀刻来完成所述浅沟槽隔离结构高出半导体衬底的部分的去除，例如腐蚀液为稀释的氢氟酸(DHF)的湿法蚀刻。由于构成浅沟槽隔离结构的三层氧化物的致密程度存在差异，导致所述湿法蚀刻对所述三层氧化物的蚀刻速率存在差异，因而，在所述湿法蚀刻之后，位于半导体衬底的不同区域的浅沟槽隔离结构高出半导体衬底的部分的去除效果不同，有的完全去除，有的去除大部分，有的去除一小部分。 如图1所示，在所述干法蚀刻之后，位于半导体衬底100的形成器件密度较大的区域的浅沟槽隔离结构101的高度低于位于半导体衬底100的形成器件密度较小的区域的浅沟槽隔离结构102的高度。造成这一现象的原因可能是，在半导体衬底100的形成器件密度较大的区域形成的浅沟槽隔离结构101的宽度的特征尺寸小于在半导体衬底100的形成器件密度较小的区域形成的浅沟槽隔离结构102的宽度的特征尺寸，导致所述三步沉积工艺所形成的构成浅沟槽隔离结构101的三层氧化物相比构成浅沟槽隔离结构102的三层氧化物具有微小的致密程度的差异；在所述湿法蚀刻过程中，相对于构成浅沟槽隔离结构102的三层氧化物，所述湿法蚀刻的腐蚀液对构成浅沟槽隔离结构101的三层氧化物具有更大的蚀刻速率。 由于形成在半导体衬底的不同区域的浅沟槽隔离结构的高度不一致，导致后续在半导体衬底上形成栅极介电层和栅极材料层以后，由栅极介电层和栅极材料层构成的栅极结构的高度也不一致，进而造成形成在半导体衬底的不同区域的器件的电学性能的差异。 因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，包括:提供半导体衬底，在所述半导体衬底上沉积氧化物层；在所述氧化物层和所述半导体衬底中形成第一沟槽；在所述第一沟槽中填充硅层，以用于形成第一有源区；在所述氧化物层和所述半导体衬底中形成第二沟槽；在所述第二沟槽中填充锗硅层，以用于形成第二有源区，其中，所述硅层和所述锗硅层之间的氧化物层作为浅沟槽隔离结构。 进一步，所述第一沟槽和所述第二沟槽的宽度为40-100nm，深度为180_380nm。 进一步，所述氧化物层的构成材料包括HARP或者采用化学气相沉积工艺形成的氧化硅。 进一步，形成所述第一沟槽的步骤包括:在所述氧化物层上形成具有所述第一沟槽的图案的光刻胶层；以所述光刻胶层为掩膜，采用干法蚀刻工艺依次蚀刻所述氧化物层和所述半导体衬底，形成所述第一沟槽；去除所述光刻胶层。 进一步，形成所述第二沟槽的步骤包括:在所述氧化物层上形成具有所述第二沟槽的图案的光刻胶层；以所述光刻胶层为掩膜，采用干法蚀刻工艺依次蚀刻所述氧化物层和所述半导体衬底，形成所述第二沟槽；去除所述光刻胶层。 进一步，采用外延生长工艺形成所述硅层和所述锗硅层。 进一步，在实施所述外延生长之后，还包括执行化学机械研磨或回蚀刻以去除部分所述硅层或所述锗硅层的步骤，直至露出所述氧化物层。 进一步，所述化学机械研磨所使用的研磨浆对所述氧化物层和所述硅层或所述锗娃层具有选择性。 进一步，所述研磨浆为适用于研磨多晶硅的研磨浆。 进一步，形成所述第一沟槽的步骤包括:在所述氧化物层上形成具有所述第一沟槽的图案的硬掩膜层；以所述硬掩膜层为掩膜，采用干法蚀刻工艺依次蚀刻所述氧化物层和所述半导体衬底，形成所述第一沟槽。 进一步，形成所述第二沟槽的步骤包括:在所述硬掩膜层中形成所述第二沟槽的图案；以所述具有所述第二沟槽的图案的硬掩膜层为掩膜，采用干法蚀刻工艺依次蚀刻所述氧化物层和所述半导体衬底，形成所述第二沟槽。 本专利技术还提供一种半导体器件，包括: 半导体衬底； 形成在所述半导体衬底上的氧化物层； 形成在所述氧化物层和所述半导体衬底中的硅层和锗硅层，其中，所述硅层用于形成第一有源区，所述锗硅层用于形成第二有源区，所述硅层和所述锗硅层之间的氧化物层作为浅沟槽隔离结构。 根据本专利技术，可以在所述第一有源区和所述第二有源区之间形成无隙且高度相同的浅沟槽隔离结构，且所述第二有源区是在所述锗硅层中形成的，便于后续在其中形成锗硅沟道区。 【专利附图】【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。 附图中: 图1为实施现有的形成浅沟槽隔离结构的工艺时形成在半导体衬底的不同区域的浅沟槽隔离结构的高度不一致的示意性剖面图； 图2A-图2E为根据本专利技术示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图； 图3A-图3E为根据本专利技术示例性实施例二的方法依次实施的步骤所分别获得的器件的示意性剖面图； 图4为根据本专利技术示例性实施例的方法形成浅沟槽隔离结构的流程图。 【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。 为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的形成浅沟槽隔离结构的方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。 应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。 参照图2A-图2E，其中示出了根据本专利技术示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。 首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上沉积氧化物层；在所述氧化物层和所述半导体衬底中形成第一沟槽；在所述第一沟槽中填充硅层，以用于形成第一有源区；在所述氧化物层和所述半导体衬底中形成第二沟槽；在所述第二沟槽中填充锗硅层，以用于形成第二有源区，其中，所述硅层和所述锗硅层之间的氧化物层作为浅沟槽隔离结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：童浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31