倒装芯片半导体封装结构制造技术

本发明专利技术公开了一种倒装芯片半导体封装结构。包括：半导体芯片、多个铜柱、引线框、引线框表面的绝缘层、多个焊料互连和模制复合剂。所述半导体芯片的表面上具有焊盘图形，所述铜柱形成在焊盘图形上。所述绝缘层具有开口，所述开口的面积大于所述铜柱的横截面积，所述开口暴露所述引线框上的部分的引线。所述焊料互连位于铜柱和被所述开口暴露的部分的所述引线之间，所述模制复合剂用于封装该组件。所述倒装芯片半导体封装结构使半导体芯片能够牢固地耦合到引线框上，同时防止它们之间的不良接触。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种倒装芯片半导体封装结构。
技术介绍
随着时间的推移，半导体封装结构正变得越来越小而集中度越来越高，并且被制造成各种各样的形状。根据连接的方法，半导体封装结构典型的被分成金属丝键合类型或倒装芯片键合类型。金属丝键合类型的封装结构采用导电的键合金属丝，来将半导体芯片的电极连接到引线框上，而倒装芯片类型的封装结构采用安置在半导体芯片电极焊点上的导电凸块，来将半导体连接到引线或者将半导体芯片直接连接到电路板的连接端子。倒装芯片键合类型的封装结构具有比金属键合类型封装结构更短的电连接路径，因而提供了优异的热特性和电特性以及更小的封装结构尺寸，从而使之成为采用GHz频率范围的现代无线通讯应用的一种有利选择。目前，形成倒装芯片(FCOL)半导体封装的过程中，一般在互连位置上沉积低熔点焊料，在半导体芯片上形成焊盘凸起，凸起可以包括从半导体芯片的焊盘伸出的金属柱，半导体芯片的焊盘具有在金属柱的自由端上的焊球，一般焊球用高铅焊料制成。然后，将芯片上的焊球以及半导体芯片反转，并被放置在引线框上，焊球毗邻互连位置上的焊料沉积物。接下来，升高温度，当温度达到一定条件时，焊料沉积物熔化并回流，焊料粘附在引线框的互连位置和铜柱上的高铅焊料球，从而在铜柱的自由端上的高铅焊球和引线框上的互连位置之间形成焊料互连。最后封装为FCOL半导体封装。由于形成方法的缺陷，必然引起封装结构本身带有一系列缺陷，例如半导体芯片与引线框的不良接触，耦合不牢固等。这些均会导致半导体器件失效。
技术实现思路
本专利技术目的在于提供一种倒装芯片半导体封装结构，克服或至少减少现有技术的上述缺点。由此，本专利技术提供了一种倒装芯片半导体封装结构，该倒装芯片半导体封装结构包括：半导体芯片，所述半导体芯片的表面上具有焊盘图形；多个铜柱，所述铜柱形成在焊盘图形上；引线框，所述引线框的表面具有引线。绝缘层，覆盖在所述引线框的表面上，所述绝缘层具有多个开口，所述多个开口的位置与所述多个铜柱的位置分别对应，每个所述开口的面积均大于对应的每个所述铜柱的横截面积，所述多个开口分别暴露部分的所述引线；多个焊料互连，所述多个焊料互连分别位于所述铜柱和所述铜柱各自对应的被所述开口暴露的所述引线之间；以及模制复合剂，用于封装所述半导体芯片、所述多个铜柱、所述引线框、所述绝缘层以及所述多个焊料互连。可选的，所述铜柱的直径为20微米～150微米。可选的，所述绝缘层包括多个相互分离的部分，所述多个部分均具有开口暴露部分引线，每个所述开口的面积均大于对应的每个所述铜柱的横截面积。可选的，所述绝缘层的厚度为5微米～10微米。可选的，所述焊料互连靠近所述半导体芯片的一端的直径为20微米～150微米，远离所述半导体芯片的一端的直径为30微米～200微米。可选的，还包括位于所述引线框和所述绝缘层间的银层或者银合金层。可选的，所述银层或者银合金层覆盖所述引线的全部或者部分表面。可选的，所述银层或者银合金层包括多个部分覆盖所述引线的分离部分，所述多个分离部分的位置分别对应所述铜柱的位置，且面积大于或等于所述绝缘层中的所述开口的面积。可选的，所述多个分离部分的形状为圆形或者方形。可选的，还包括位于所述引线框和所述焊料互连间的锡层或者锡合金层。可选的，所述焊料锡层或者锡合金层的厚度小于所述绝缘层的厚度。与现有技术相比，本专利技术具有以下优点：本专利技术在引线框表面形成有具有开口的绝缘层，开口所暴露的引线将分别与铜柱连接，即所述开口限定了所述引线和所述铜柱之间形成焊料互连的互连位置，而且同时能阻止焊料从互连位置流走，进而避免了因熔融的焊料从互连位置流失而引起铜柱上的高铅焊料球与引线框上的互连位置之间的不良接触或焊料与相邻的引线接触，引起引线之间出现短路。而且使得可以将更多焊料形成在互连位置处，从而增加了铜柱和引线框之间耦连的机械强度，得以制造更可靠的电连接。进一步的，本专利技术引线框上形成有银层或银合金层或者在开口中形成有锡层或锡合金层，可以增加引线框与铜柱之间的粘合力，进一步起到防止焊料从互连位置流走的作用。附图说明图1为倒装芯片半导体封装结构第一实施例的剖视示意图；图2为倒装芯片半导体封装结构第二实施例的剖视示意图；图3为倒装芯片半导体封装结构第三实施例的剖视示意图。具体实施方式为了使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式作进一步的详细描述。在以下描述中阐述了具体的细节以便充分理解本专利技术。但是本专利技术能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的具体实施的限制。针对上述缺陷，本专利技术提供了一种倒装芯片半导体封装结构。参考图1，本专利技术中第一实施例提供了一种倒装芯片半导体封装结构，包括：半导体芯片101，所述半导体芯片101的表面上具有焊盘图形；多个铜柱102，所述铜柱102形成在焊盘图形上；引线框106，所述引线框106的表面具有引线。绝缘层108，覆盖在所述引线框106的表面上，所述绝缘层108具有多个开口(未示出)，所述多个开口的位置与所述多个铜柱102的位置分别对应，每个所述开口的面积均大于对应的每个所述铜柱102的横截面积，所述多个开口分别暴露部分的所述引线；多个焊料互连110，所述多个焊料互连110分别位于所述铜柱102和被所述铜柱102对应的所述开口暴露的所述引线之间；以及模制复合剂，用于封装所述半导体芯片101、所述多个铜柱102、所述引线框106、所述绝缘层108以及所述多个焊料互连110。多个所述铜柱102从所述半导体芯片101上的焊盘(未示出)伸出。在所述半导体芯片101上形成铜柱102的工艺可以使用任何本领域技术人员所公知的在晶片表面形成凸起的技术。本实施例中所述铜柱102高度为10微米～90微米，直径为20微米～150微米。控制所述铜柱102的高度，可以保证较高的成品率。在所述引线框106表面镀有绝缘层108，所述绝缘层108具有多个形成焊料互连110的开口。所述每个开口的面积均大于对应的每个所述铜柱102的横截面积，所述直径为30微米～200微米。所述绝缘层的厚度为5微米～10微米。所述绝缘层108可以覆盖全部或者部分引线。当所述绝缘层108覆盖部分引线时，所述绝缘层108本文档来自技高网...

【技术保护点】
一种倒装芯片半导体封装结构，其特征在于，包括：半导体芯片，所述半导体芯片的表面具有焊盘图形；多个铜柱，所述铜柱分别形成在所述焊盘图形上；引线框，所述引线框的表面具有引线；绝缘层，覆盖在所述引线框的表面上，所述绝缘层具有多个开口，所述多个开口的位置与所述多个铜柱的位置分别对应，每个所述开口的面积均大于对应的每个所述铜柱的横截面积，所述多个开口分别暴露部分的所述引线；多个焊料互连，所述多个焊料互连分别位于所述铜柱和被所述铜柱对应的所述开口暴露的所述引线之间；以及模制复合剂，用于封装所述半导体芯片、所述多个铜柱、所述引线框、所述绝缘层以及所述多个焊料互连。

【技术特征摘要】
1.一种倒装芯片半导体封装结构，其特征在于，包括：
半导体芯片，所述半导体芯片的表面具有焊盘图形；
多个铜柱，所述铜柱分别形成在所述焊盘图形上；
引线框，所述引线框的表面具有引线；
绝缘层，覆盖在所述引线框的表面上，所述绝缘层具有多个开口，所述
多个开口的位置与所述多个铜柱的位置分别对应，每个所述开口的面积均大
于对应的每个所述铜柱的横截面积，所述多个开口分别暴露部分的所述引线；
多个焊料互连，所述多个焊料互连分别位于所述铜柱和被所述铜柱对应
的所述开口暴露的所述引线之间；以及
模制复合剂，用于封装所述半导体芯片、所述多个铜柱、所述引线框、
所述绝缘层以及所述多个焊料互连。
2.如权利要求1所述的倒装芯片半导体封装结构，其特征在于，所述铜
柱的直径为20微米～150微米。
3.如权利要求1所述的倒装芯片半导体封装结构，其特征在于，所述绝
缘层包括多个相互分离的部分，所述多个部分均具有所述开口暴露部分引线。
4.如权利要求1所述的倒装芯片半导体封装结构，其特征在于，所述绝
缘层的厚度为5微米～10微米。
5.如权利要求1所述的倒...

【专利技术属性】
技术研发人员：石磊，
申请(专利权)人：南通富士通微电子股份有限公司，
类型：发明
国别省市：江苏;32