一种形成浅沟槽隔离结构的方法技术

本发明专利技术提供一种形成浅沟槽隔离结构的方法，包括：提供半导体衬底，在半导体衬底上形成具有多个浅沟槽隔离结构图案的硬掩膜层；在半导体衬底中形成多个浅沟槽隔离结构；去除部分硬掩膜层；对多个浅沟槽隔离结构高出硬掩膜层的部分实施氧等离子体处理；执行退火处理，以在多个浅沟槽隔离结构高出半导体衬底的部分的顶部及侧壁区域形成致密氧化物层；以及去除剩余的硬掩膜层。根据本发明专利技术，由于所有的致密氧化物层具有更强的耐腐蚀性且具有相同的质量特性，在半导体衬底上形成栅极介电层之前，实施的湿法清洗所使用的DHF对形成在半导体衬底上的所有浅沟槽隔离结构的腐蚀效果都得到了较好的抑制，因此，不会造成浅沟槽隔离结构的高度的不一致。

【技术实现步骤摘要】
一种形成浅沟槽隔离结构的方法
本专利技术涉及半导体制造工艺，具体而言涉及一种形成浅沟槽隔离结构的方法。
技术介绍
在半导体制造工艺中，所形成的浅沟槽隔离（STI）结构的性能对于最后形成的半导体器件的电学性能而言至关重要。形成浅沟槽隔离结构时在所述沟槽中填充的材料通常采用HARP（一种氧化物），由于实施所述填充的过程中存在负载效应（loadingeffect），因此，在半导体衬底的不同区域形成的所述沟槽中填充的HARP的质量存在差异，导致后续实施的湿法清洗过程所使用的清洗液，例如稀释的氢氟酸（DHF），对位于半导体衬底的不同区域的由HARP构成的浅沟槽隔离结构的湿法刻蚀速率（WER）存在差异，进而造成形成在半导体衬底的不同区域的浅沟槽隔离结构的高度的不同。如图1所示，位于半导体衬底100的形成器件密度较大的区域的浅沟槽隔离结构101的高度低于位于半导体衬底100的形成器件密度较小的区域的浅沟槽隔离结构102的高度。这是因为，在半导体衬底100的形成器件密度较大的区域形成的浅沟槽隔离结构101的宽度的特征尺寸小于在半导体衬底100的形成器件密度较小的区域形成的浅沟槽隔离结构102的宽度的特征尺寸，导致形成浅沟槽隔离结构101所需填充的HARP相比形成浅沟槽隔离结构102所需填充的HARP具有更为显著的负载效应；在后续实施的湿法清洗过程中，相对于构成浅沟槽隔离结构102的HARP，所使用的清洗液DHF对构成浅沟槽隔离结构101的HARP具有更高数值的WER。由于形成在半导体衬底的不同区域的浅沟槽隔离结构的高度不一致，导致后续在半导体衬底上形成栅极介电层和栅极材料层以后，由栅极介电层和栅极材料层构成的栅极结构的高度也不一致，进而造成形成在半导体衬底的不同区域的器件的电学性能的差异。因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供一种形成浅沟槽隔离结构的方法，包括：提供半导体衬底，在所述半导体衬底上形成具有多个所述浅沟槽隔离结构图案的硬掩膜层；在所述半导体衬底中形成所述多个浅沟槽隔离结构；去除部分所述硬掩膜层；对所述多个浅沟槽隔离结构高出所述硬掩膜层的部分实施氧等离子体处理；执行退火处理，以在所述多个浅沟槽隔离结构高出所述半导体衬底的部分的顶部及侧壁区域形成致密氧化物层；以及去除剩余的所述硬掩膜层。进一步，所述多个浅沟槽隔离结构的高度相同且宽度不同。进一步，所述硬掩膜层为氮化硅层。进一步，形成所述多个浅沟槽隔离结构的步骤包括：以所述硬掩膜层为掩膜，在所述半导体衬底中蚀刻出用于形成所述多个浅沟槽隔离结构的沟槽；在所述沟槽中及所述硬掩膜层上沉积隔离材料；执行化学机械研磨工艺以研磨所述隔离材料，直至露出所述硬掩膜层。进一步，所述隔离材料为氧化物。进一步，所述隔离材料为HARP。进一步，在沉积所述隔离材料之后，还包括执行离子注入和退火的步骤以在所述隔离材料中形成掺杂元素以及在所述形成有掺杂元素的隔离材料上沉积另一隔离材料的步骤。进一步，所述掺杂元素为氮。进一步，所述硬掩膜层的下方还形成有缓冲层，以释放所述硬掩膜层和所述半导体衬底之间的应力。进一步，所述缓冲层为薄层氧化物层。进一步，采用湿法刻蚀工艺实施所述硬掩膜层的去除。进一步，所述湿法刻蚀的腐蚀液为热磷酸。进一步，在所述湿法刻蚀去除部分所述硬掩膜层之后，剩余的所述硬掩膜层的厚度为200-400埃。进一步，所述氧等离子体处理的氧等离子体源为O2或O3。进一步，所述氧等离子体处理的工艺条件为：气体流量为1000-5000sccm，压力为2-10Torr，功率为100-1000W，处理时间为20-120s。进一步，所述退火的工艺条件为：在氮气的氛围下实施所述退火，温度为600-1000℃，持续时间为30-90min。进一步，在所述去除剩余的所述硬掩膜层之后，还包括对所述半导体衬底及所述多个浅沟槽隔离结构实施湿法清洗的步骤。进一步，所述湿法清洗的清洗液为稀释的氢氟酸。进一步，在所述湿法清洗之后，还包括在所述半导体衬底上形成栅极结构的步骤。进一步，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。根据本专利技术，浅沟槽隔离结构高出半导体衬底的部分的顶部及侧壁区域形成有致密氧化物层，其相对于构成浅沟槽隔离结构的隔离材料具有更强的耐腐蚀性。在半导体衬底上形成栅极介电层之前，实施的湿法清洗所使用的DHF对形成在半导体衬底上的所有浅沟槽隔离结构的腐蚀效果都得到了较好的抑制，同时与DHF接触的是具有相同质量特性的致密氧化物层，而不是质量存在差异的构成位于半导体衬底不同区域的浅沟槽隔离结构的隔离材料，因此，不会造成形成在半导体衬底上的不同区域的浅沟槽隔离结构的高度的不一致。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1为实施现有的形成浅沟槽隔离结构的工艺时形成在半导体衬底的不同区域的浅沟槽隔离结构的高度不一致的示意性剖面图；图2A-图2E为根据本专利技术示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；图3为根据本专利技术示例性实施例的方法形成浅沟槽隔离结构的流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的形成浅沟槽隔离结构的方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。[示例性实施例]下面，参照图2A-图2E和图3来描述根据本专利技术示例性实施例的方法形成浅沟槽隔离结构的详细步骤。参照图2A-图2E，其中示出了根据本专利技术示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。对于半导体衬底200而言，将要形成的器件密度较大的区域形成有浅沟槽隔离结构201，将要形成的器件密度较小的区域形成有浅沟槽隔离结构202。本领域技术人员应当知晓的是，半导体衬底200的将要形成器件的区域不限于两个，在此为了简化，图2A仅示出了半导体衬底200的将要形成器件的两个不同的区域。浅沟槽隔离结构201和202是同步形成的，浅沟槽隔离结构201的宽度的特征尺寸小于浅沟槽隔离结构202的宽度的特征尺寸，浅沟槽隔离结构201的高度的特征尺寸与浅沟槽隔离结构202本文档来自技高网...

【技术保护点】
一种形成浅沟槽隔离结构的方法，包括：提供半导体衬底，在所述半导体衬底上形成具有多个所述浅沟槽隔离结构图案的硬掩膜层；在所述半导体衬底中形成所述多个浅沟槽隔离结构；去除部分所述硬掩膜层；对所述多个浅沟槽隔离结构高出所述硬掩膜层的部分实施氧等离子体处理；执行退火处理，以在所述多个浅沟槽隔离结构高出所述半导体衬底的部分的顶部及侧壁区域形成致密氧化物层；以及去除剩余的所述硬掩膜层。

【技术特征摘要】
1.一种形成浅沟槽隔离结构的方法，包括：提供半导体衬底，在所述半导体衬底上形成具有多个所述浅沟槽隔离结构图案的硬掩膜层；在所述半导体衬底中形成所述多个浅沟槽隔离结构，其中，形成所述多个浅沟槽隔离结构的步骤包括：以所述硬掩膜层为掩膜，在所述半导体衬底中蚀刻出用于形成所述多个浅沟槽隔离结构的沟槽，在所述沟槽中及所述硬掩膜层上沉积隔离材料，执行离子注入和退火以在所述隔离材料中形成掺杂元素以及在所述形成有掺杂元素的隔离材料上沉积另一隔离材料，执行化学机械研磨工艺以研磨所述隔离材料，直至露出所述硬掩膜层；去除部分所述硬掩膜层；对所述多个浅沟槽隔离结构高出所述硬掩膜层的部分实施氧等离子体处理；执行另一退火处理，以在所述多个浅沟槽隔离结构高出所述半导体衬底的部分的顶部及侧壁区域形成致密氧化物层；以及去除剩余的所述硬掩膜层。2.根据权利要求1所述的方法，其特征在于，所述多个浅沟槽隔离结构的高度相同且宽度不同。3.根据权利要求1所述的方法，其特征在于，所述硬掩膜层为氮化硅层。4.根据权利要求1所述的方法，其特征在于，所述隔离材料为氧化物。5.根据权利要求4所述的方法，其特征在于，所述隔离材料为HARP。6.根据权利要求1所述的方法，其特征在于，所述掺杂元素为氮。7.根据权利要求1所述的方法，其特征在于，所述硬掩膜层的下方还形成有缓冲层，以释放所述硬掩膜层和所述半导体衬底之间的应...

【专利技术属性】
技术研发人员：邓浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31