半导体器件的制备方法技术

本发明专利技术揭示了一种半导体器件的制备方法，包含提供半导体衬底，所述半导体衬底上形成有场效应晶体管，所述场效应晶体管具有源极区、漏极区、浅掺杂区以及沟道区；去除所述源极区和漏极区中的所述半导体衬底，以在所述源极区和漏极区中形成空腔；在所述空腔中形成第一应变诱发半导体合金层；去除至少部分所述浅掺杂区，以形成空洞；以及在所述第一应变诱发半导体合金层上和所述空洞中形成第二应变诱发半导体合金层，所述第二应变诱发半导体合金层的掺杂浓度高于所述浅掺杂区的掺杂浓度。本发明专利技术的半导体器件的制备方法中，所述空洞中的所述第二应变诱发半导体合金层能够降低所述沟道区势垒，从而提高晶体管的电学性能。

【技术实现步骤摘要】
半导体器件的制备方法
本专利技术涉及半导体
，特别是涉及一种半导体器件的制备方法。
技术介绍
大规模集成电路的制造需要大量晶体管元件的供应，这些晶体管元件代表用于设计电路之主要的电路元件。例如，数亿个晶体管可设置在目前可利用的大规模集成电路中。一般而言，目前实行有复数种工艺技术，其中，对于复杂电路(例如微处理器、储存晶片等)而言，由于CMOS技术具有操作速度、电力消耗、成本效益的优越特性，因此CMOS(互补金属氧化物半导体，包括P沟道晶体管与N沟道晶体管，即PMOS与NOMS)技术是目前最有前景的方法。无论是N沟道晶体管或P沟道晶体管，都包括PN接面，该PN接面通过高度掺杂的漏极区域与源极区域与设置在该漏极区域与该源极区域之间的反向(inversely)或微弱(weakly)掺杂沟道区域之间的介面而形成。沟道区域的导电性(conductivity，亦即，导电沟道的驱动电流能力)通过形成在沟道区域附近并通过薄绝缘层而分隔的栅极电极而控制。在由于施加适当的控制电压至栅极电极而形成导电沟道之后，沟道区域的导电性系取决于掺杂物浓度、电荷载子迁移率、以及对于在晶体管宽度方向中沟道区域的既定延伸(givenextension)而言的在源极与漏极区域之间的距离(也称为沟道长度)。因此，沟道长度的减少，以及与其关联的沟道电阻率(resistivity)的减少，是用于大规模集成电路之操作速度的增加的主要设计标准。然而，随着关键尺寸(CriticalDimension，简称CD)的持续减小，需要调适且可能需要高度复杂工艺技术的新发展，而且也可能由于迁移率的下降而造成较不明显的性能增益(performancegain)，所以已有人建议通过增加对于既定沟道长度的沟道区域中的电荷载子迁移率而提升晶体管元件的沟道导电性，因此能够达到可与需要极度缩放比例(scaled)的关键尺寸的技术标准的发展匹敌的性能改善(performanceimprovement)，同时避免或至少延迟与装置缩放比例关联的许多工艺调适(adaptation)。一种增加电荷载子迁移率的有效方法是对沟道区域中的晶格结构(latticestructure)进行修改，例如，在沟道区域附近产生拉伸或压缩应力以制造在沟道区域中的相应应变，其分别造成电子与空穴的迁移率发生改变。例如，对于衬底为硅材料的晶体(crystallographic)而言，在沟道区域中产生拉伸应变会增加电子的迁移率，并可直接转变成在导电性的相应增加。另一方面，在沟道区域中的压缩应变可增加空穴的迁移率，因此可以提升P型晶体管的性能。将应力或应变工程引入大规模集成电路制造是相当有前景的方法，因为应变硅可视为“新”类型的半导体材料，其可制造快速强大的半导体装置而不需要昂贵的半导体材料，同时仍可使用许多广为接受的制造技术。由于紧邻着沟道区域的硅锗材料可以诱发(induce)可造成相应应变的压缩应力，因此，在现有技术的CMOS制造技术中，e-SiGe(embeddedSiGe，嵌入硅锗)在沟道区域中加入压应力(compressivestress)使得PMOS的性能得到明显改善的技术已经被广泛应用。具体地，将硅锗材料形成在晶体管的漏极与源极区域中，其中，受压缩应变的漏极与源极区域在邻近的硅沟道区域中产生单轴的应变。当形成硅锗材料时，PMOS晶体管的漏极与源极区域为选择性地去除以形成空腔(cavity)，而NMOS晶体管系被遮罩，接着通过外延生长(epitaxialgrowth)将硅锗材料选择性地形成在PMOS晶体管中。图1a至图1c为现有技术中采用嵌入硅锗的PMOS制造方法中器件结构的示意图，具体过程如下：首先，如图1a所示，提供材料为硅的半导体衬底100，所述半导体衬底100上形成有PMOS晶体管110，所述PMOS晶体管110具有源极区111和漏极区112、浅掺杂区113(亦可称为晕环区域，haloregion)以及沟道区114；接着，去除所述源极区111和漏极区112中的所述半导体衬底100，以在所述源极区111和漏极区112中形成空腔120。所述空腔120邻近所述沟道区114一侧的边缘由所述半导体衬底100的第一晶体方向(110)和第二晶体方向(111)界定。由于所述半导体衬底100为硅衬底，所以，所述空腔120邻近所述沟道区114一侧的边缘呈钻石形状(Diamond-shaped)，即所述空腔120邻近所述沟道区114一侧的边缘呈“∑”形状，如图1b所示；然后，如图1c所示，在所述空腔120中形成应变诱发半导体合金层130，即e-SiGe。所述应变诱发半导体合金层130的引入，在所述沟道区114中加入压应力，使得PMOS晶体管110的空缺迁移率增加，从而提高PMOS晶体管110的性能。然而，在实际操作中，由于所述空腔120邻近所述沟道区114一侧的边缘呈“∑”形状，如图1b所示，使得所述浅掺杂区113的面积减小，所以，在最终形成的器件结构中，如图1c所示，所述浅掺杂区113的面积减小，从而造成所述沟道区114的势垒增大，影响PMOS晶体管110的导通。
技术实现思路
本专利技术的目的在于，提供一种半导体器件的制备方法，能够解决现有技术中嵌入应变诱发半导体合金层的场效应晶体管存在的沟道区势垒增大的问题，从而提高晶体管的电学性能。为解决上述技术问题，本专利技术提供一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底上形成有场效应晶体管，所述场效应晶体管具有源极区、漏极区、浅掺杂区以及沟道区；去除所述源极区和漏极区中的所述半导体衬底，以在所述源极区和漏极区中形成空腔，所述空腔邻近所述沟道区一侧的边缘由所述半导体衬底的第一晶体方向和第二晶体方向界定；在所述空腔中形成第一应变诱发半导体合金层；去除至少部分所述浅掺杂区，以形成空洞；以及在所述第一应变诱发半导体合金层上和所述空洞中形成第二应变诱发半导体合金层，所述第二应变诱发半导体合金层的掺杂浓度高于所述浅掺杂区的掺杂浓度。进一步的，所述半导体衬底为硅衬底。进一步的，所述场效应晶体管为PMOS晶体管。进一步的，所述第一应变诱发半导体合金层和所述第二应变诱发半导体合金层的材料为硅锗合金。进一步的，所述第一应变诱发半导体合金层具有第一掺杂浓度的Ⅲ族元素，所述第二应变诱发半导体合金层具有第二掺杂浓度的Ⅲ族元素，所述第一掺杂浓度低于第二掺杂浓度。进一步的，所述第二应变诱发半导体合金层的材料中锗元素的含量大于所述第一应变诱发半导体合金层的材料中锗元素的含量。进一步的，所述场效应晶体管为NMOS晶体管。进一步的，所述第一应变诱发半导体合金层和所述第二应变诱发半导体合金层的材料为硅碳合金。进一步的，所述第一应变诱发半导体合金层具有第三掺杂浓度的Ⅴ族元素，所述第二应变诱发半导体合金层具有第四掺杂浓度的Ⅴ族元素，所述第三掺杂浓度低于第四掺杂浓度。进一步的，所述第二应变诱发半导体合金层的材料中碳元素的含量大于所述第一应变诱发半导体合金层的材料中碳元素的含量。进一步的，所述第一应变诱发半导体合金层的底部厚度为15nm～30nm。进一步的，采用第一干法刻蚀去除所述源极区和漏极区中的所述半导体衬底，其中，所述第一干法刻蚀的刻蚀气体为氧气与氢气，或六氟丁二烯。进一步的，采用第一本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底上形成有场效应晶体管，所述场效应晶体管具有源极区、漏极区、浅掺杂区以及沟道区；去除所述源极区和漏极区中的所述半导体衬底，以在所述源极区和漏极区中形成空腔，所述空腔邻近所述沟道区一侧的边缘由所述半导体衬底的第一晶体方向和第二晶体方向界定；在所述空腔中形成第一应变诱发半导体合金层；去除至少部分所述浅掺杂区，以形成空洞；以及在所述第一应变诱发半导体合金层上和所述空洞中形成第二应变诱发半导体合金层，所述第二应变诱发半导体合金层的掺杂浓度高于所述浅掺杂区的掺杂浓度。

【技术特征摘要】
1.一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底上形成有场效应晶体管，所述场效应晶体管具有源极区、漏极区、浅掺杂区以及沟道区；去除所述源极区和漏极区中的所述半导体衬底，以在所述源极区和漏极区中形成空腔，所述空腔邻近所述沟道区一侧的边缘由所述半导体衬底的第一晶体方向和第二晶体方向界定；在所述空腔中形成第一应变诱发半导体合金层；去除至少部分所述浅掺杂区，以形成空洞；以及在所述第一应变诱发半导体合金层上和所述空洞中形成第二应变诱发半导体合金层，所述第二应变诱发半导体合金层的掺杂浓度高于所述浅掺杂区的掺杂浓度。2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体衬底为硅衬底。3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述场效应晶体管为PMOS晶体管。4.如权利要求3所述的半导体器件的制备方法，其特征在于，所述第一应变诱发半导体合金层和所述第二应变诱发半导体合金层的材料为硅锗合金。5.如权利要求4所述的半导体器件的制备方法，其特征在于，所述第一应变诱发半导体合金层具有第一掺杂浓度的Ⅲ族元素，所述第二应变诱发半导体合金层具有第二掺杂浓度的Ⅲ族元素，所述第一掺杂浓度低于第二掺杂浓度。6.如权利要求4所述的半导体器件的制备方法，其特征在于，所述第二应变诱发半导体合金层的材料中锗元素的含量大于所述第一应变诱发半导体合金层的材料中锗元素的含量。7.如权利要求2所述的半导体器件的制备方法，其特征在于，所述场效应晶体管为NMOS晶体管。8.如权利要求7所述的半导体器件的制备方法，其特征在于，所述第一应变诱发半导体合金层和所述第二应变诱发半导体合金层的材料为硅碳合金。9.如权利要求8所述的半导体器件的制备方法，其特征在于，所述第一应变诱发半导体合金...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31