一种制造隧穿场效晶体管(TFET)的方法，包括在被外延生长的源极材料(220)覆盖的衬底(200)上形成被侧壁间隔物(320)围绕的伪栅极堆叠(310)；形成掺杂的源极区(530)和漏极区(520)，之后形成围绕该侧壁间隔物的层间电介质(510)；去除该伪栅极堆叠(310)，蚀刻自对准腔(710)；在该自对准蚀刻腔内外延生长薄沟道区；在该自对准蚀刻腔内共形沉积栅极电介质和金属栅极材料；以及，平坦化该置换金属栅极堆叠的顶表面，以去除该栅极电介质和该金属栅极材料的残余物。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种制造隧穿场效晶体管(TFET)的方法，包括在被外延生长的源极材料(220)覆盖的衬底(200)上形成被侧壁间隔物(320)围绕的伪栅极堆叠(310)；形成掺杂的源极区(530)和漏极区(520)，之后形成围绕该侧壁间隔物的层间电介质(510)；去除该伪栅极堆叠(310)，蚀刻自对准腔(710)；在该自对准蚀刻腔内外延生长薄沟道区；在该自对准蚀刻腔内共形沉积栅极电介质和金属栅极材料；以及，平坦化该置换金属栅极堆叠的顶表面，以去除该栅极电介质和该金属栅极材料的残余物。【专利说明】相关申请的交叉引用本申请要求受益于2012年4月30日递交的、名称为“A Method of FabricatingTunnel Transistors with Abrupt Junct1ns” 的、序列号为 N0.13/459278 的美国专利申请，通过引用将其全部并入在此。
本专利技术涉及半导体装置，更具体地，涉及结隧穿晶体管(TFET)及其制造方法，所述结隧穿晶体管具有可控的栅极重迭和突变结，其作为置换栅极工艺流程的一部分。
技术介绍
隧穿场效晶体管(TFET)已经表明可作为一种替代的晶体管设计，其可应用于非常低电压的操作。TFET是与常规的热MOSFET不同类型的晶体管，因为与在源极区的热势鱼相反，在TFET中，隧穿能量势鱼是在源极区调节。这种隧穿势鱼(特别是，能带至能带隧穿(band-to-band tunnel,BTBT)势鱼)的调节导致漏极电流对栅极电压的灵敏度(即，亚阈值摆动(sub-threshold swing)或SS)可优于热MOSFET中的灵敏度。在热MOSFET中，SS的热限制被定义为n*k*T*ln (10),其中k为波兹曼常数(Boltzman’ s constant), T为温度(开氏温标)，而η为理想因子(大于或等于1，但理想地为I)。在处于室温的理想条件下，热MOSFET的SS限制为60mV/十，S卩，将漏极电流增加10倍所需的栅极偏置的最小变化为60mV。任何可以提供低于60mV/十倍的室温SS限制的装置将允许缩减晶体管阀值电压(Vt)，并因此缩减电源电压(VDD)，而不增加关态(off-state)的泄漏电流。从电路设计的角度来看这是期望的，因为VDD缩减降低了动态功耗，同时保持关态的泄漏不变，使得待机功耗没有增加。 在理论上和实践中皆已实现SS值低于60mV/十的各种TFET设计。这是利用在导带边缘和价带边缘之间隧穿载流子的能量分布来完成。为了获得BTBT，装置的一部分的导带必须存在于比另一部分的价带低的能量下。这被称为带边缘重迭。此带边缘重迭的程度限定载流子可以在这些区域中在导带和价带之间隧穿的能量范围。隧穿载流子的能量分布在决定SS中扮演重要的角色，因为在TFET中实现的低SS由零或负的带边缘重迭(即，零BTBT)和某一有限的带边缘重迭(即，有限BTBT)之间的转移(transit1n)所限定。这可以经由使用不同的材料(例如，S1、Ge、II1-V族元素)和/或几何特征(例如，I维、2维或3维的态密度)来设计。 由于Ge相对于Si或SiGe有减少的带隙，在TFET结构中实现亚60mV/十SS的常规Ge源极区已经被经验性地证明并显示出相比先前的技术明显改善了性能。已经通过进行各向同性蚀刻来底切栅极，之后沉积Ge来填充蚀刻的区域，呈现出将Ge源极放置于栅极电极下的布置。该改良的限制主要涉及使用各向同性蚀刻来底切栅极电极。因为期望将Ge直接放在栅极电介质下，所以栅极电介质最终被曝露于各向同性蚀刻，曝露而损伤栅极电介质，并导致高的栅极泄漏。此外，精确地控制底切蚀刻也有挑战性，因为Ge源极区与栅极重迭的程度将决定可调节多少BTBT。这倾向于在设计是“垂直”TFET(也称为横向TFET)时发生，这是由于大多数的BTBT电流是在源极区上在与栅极电极成横向的方向上流动。在这样的设计中，总BTBT电流是与源极区和栅极重迭的程度成线性比例。 已引入碎裂能隙(broken-gap) TFET的概念以有效地工程设计BTBT势垒两侧的材料，以使得能带边缘偏移(band edge offset)均衡地存在(即，没有任何栅极偏置引起的能带边缘偏移)，已知为III型结(type-1II junct1n)。在此特定的设计中,碎裂能隙区存在于距离栅极电极足够远处，使得其不受栅极电极的影响。其目的是构建其中SS与栅极偏置无关的TFET结构，而不似前述其中SS随着栅极偏置变化的说明。有效地工程设计BTBT势垒以在能带边缘重迭区中得到高效地为100%的隧穿机率，是不容易实现的。装置的其余部分优选为常规的热M0SFET，并且使得结构整体基本上是源极受限制的热M0SFET，其中由栅极电极调节的热势垒控制在源极BTBT势垒处注入的载流子的能量分布部分。当与类似规模的热MOSFET的性能相比时，这在电流的若干个十倍上实现了非常陡峭的SS。本实例的限制在于，没有现有的集成方案可用于实际构建该装置。 已经显示常规的具有掺杂区的TFET是垂直地形成，而不是如已知在例如典型的MOSFET中那样侧向地(水平地)形成，栅极电极围绕侧壁区。Delta-掺杂的p+SiGe层存在于P+Si源极和未掺杂的主体区之间，以方便BTBT注入，并因此改善了性能。一个优点在于，掺杂的区域可以为任意地厚或薄，并通过外延生长精确地限定。此装置结构的限制与所有其他的“垂直”晶体管设计的限制相同，其中由于栅极电极和源极区皆覆盖相同的大的区域，故栅极到源极的寄生电容非常高。 在TFET结构中使用抬升的Ge源极是已知的。其操作概念与前述的相同，不同之处在于，这里采用抬升的源极提供了一些优点。首先，与抬升的源极相邻的底部栅极角部的存在通过抑制进入源极(其中BTBT发生)中栅极引起的耗尽区的漏极场渗透而改善了装置的静电特性。其次，使用抬升的源极，排除了对于使用所需的各向同性蚀刻的需求，所以可以使用外延更精确地控制栅极对源极的重迭。然而，这种结构受限于所述的集成方案，其中Ge外延是依靠着电介质侧壁区形成的。众所周知的是，靠着电介质侧壁形成的半导体外延(例如，常规MOSFET中的抬升的源极/漏极外延)导致沿着电介质侧壁产生小面和降低的外延薄膜品质。在TFET的背景下，由于在外延区中存在结晶缺陷，这将导致显著的性能劣化。 参照图la，示出了平面的TFET结构，其以“垂直”(也称为横向)模式操作。可以相反地掺杂源极区和漏极区，并且将主体区掺杂为与源极区相同的极性。举例来说，对于η型的TFET，源极和主体可以是P型的，而漏极可以是η型的。如果源极被掺杂“低位”(例如，lE19cm_3)而主体被掺杂“高位”(例如，lE18cm_3)，则主要的BTBT方向将是垂直的，或横向于栅极电介质相对于源极的边界。 参照图lb，如果源极为重掺杂的(例如，lE20cnT3)，而主体为轻掺杂的(例如，lE16cm_3)，则主要的BTBT方向将是“侧向的”(也称为纵向的)，或是在栅极电介质下方的沟道中的电流方向上。这是由于在源极区和主体区中相对的掺杂水平所导致的，其决定何种BTBT模式首先启动。使用高位的源极掺杂和低位的主体掺杂时，侧向的BT本文档来自技高网...
【技术保护点】
一种制造隧穿场效晶体管(TFET)的方法，包括以下步骤：a)在被外延生长的源极材料(220)覆盖的衬底(200)上形成伪栅极堆叠(310)，所述伪栅极堆叠被侧壁间隔物(320)围绕；b)形成掺杂的源极(510)区和漏极(520)区，之后形成围绕所述侧壁间隔物(320)的层间电介质(ILD)(510)；c)去除所述伪栅极堆叠(310)，之后蚀刻自对准腔(710)；d)在所述自对准蚀刻腔内外延生长薄沟道；以及e)在所述自对准蚀刻腔内沉积栅极电介质和栅极材料。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：R·A·维加，E·阿尔普泰金，H·H·特兰，袁晓彬，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。