半导体封装件及其制法制造技术

一种半导体封装件及其制法，该半导体封装件包括：第一封装胶体，其具有相对的第一表面与第二表面；多个导电体，其形成于该第一封装胶体内，并具有分别外露于该第一表面与该第二表面的第一连接部及第二连接部；多个连接垫，其形成于该第一封装胶体内，并外露于该第一封装胶体的第二表面；芯片，其嵌埋于该第一封装胶体内，并设置于该连接垫上；以及第一线路层，其形成于该第一封装胶体的第一表面上，并电性连接该导电体的第一连接部。由此，本发明专利技术能降低该半导体封装件的厚度，以缩小该半导体封装件的尺寸。

【技术实现步骤摘要】
【专利摘要】一种，该半导体封装件包括：第一封装胶体，其具有相对的第一表面与第二表面；多个导电体，其形成于该第一封装胶体内，并具有分别外露于该第一表面与该第二表面的第一连接部及第二连接部；多个连接垫，其形成于该第一封装胶体内，并外露于该第一封装胶体的第二表面；芯片，其嵌埋于该第一封装胶体内，并设置于该连接垫上；以及第一线路层，其形成于该第一封装胶体的第一表面上，并电性连接该导电体的第一连接部。由此，本专利技术能降低该半导体封装件的厚度，以缩小该半导体封装件的尺寸。【专利说明】
本专利技术涉及一种，特别是指一种嵌埋芯片于封装胶体内的。
技术介绍
随着半导体技术的日新月异、以及电子产品朝向薄型化的趋势，半导体封装件的尺寸或体积也随之不断缩小，藉以使该半导体封装件达到轻薄短小的目的。 图1A为绘示现有技术的第201208021号中国台湾专利中半导体封装件I的剖视示意图。如图所示，半导体封装件I包括:硬质板10、多个第一焊球11、芯片12、包覆层13、介电层14、第三线路层153、第一拒焊层161、第二拒焊层162以及多个第二焊球171。 该硬质板10具有相对的第一表面1a与第二表面1b,该第一表面1a与第二表面1b上分别形成有第一线路层151及第二线路层152。该第一线路层151电性连接该第二线路层152，并具有多个连接垫154，该第一焊球11设置于该连接垫154上。 该芯片12设置于该硬质板10的第一表面1a上，并具有作用面121与非作用面 122。该作用面121上设有多个电极垫123，并以该非作用面122接置于该硬质板10的第一表面1a上。 该包覆层13形成于该硬质板10的第一表面1a上,用于包覆该第一焊球11及该芯片12，并外露出该第一焊球11及芯片12的作用面121。该介电层14形成于该包覆层13上，并具有多个开孔以外露出该第一焊球11及该芯片12的作用面121上的电极垫123。 该第三线路层153形成于该介电层14上以电性连接该第一焊球11及该电极垫 123。该第一拒焊层161形成于该介电层14及第三线路层153上，并外露部分该第三线路层153。该第二拒焊层162形成于该硬质板10的第二表面1b及第二线路层152上，并外露出部分该第二线路层152。 图1B为依据图1A绘示现有技术的第201208021号中国台湾专利中另一半导体封装件I’的剖视示意图。如图所示，半导体封装件I’除包括图1A的半导体封装件I外，还包括半导体装置18以及多个第三焊球172。该半导体装置18可为半导体封装结构，其通过该第二焊球171接置于该第一拒焊层161所外露的第三线路层153，该第三焊球172接置于该第二拒焊层162所外露的第二线路层152上。 上述半导体封装件的缺点，在于将包覆于包覆层内的芯片设置于硬质板上，使得该半导体封装件的整体厚度较厚，导致该半导体封装件的尺寸或体积较大、材料成本也较闻。 因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的种种缺失，本专利技术的主要目的在于提供一种，以降低半导体封装件的厚度，并缩小该半导体封装件的尺寸。 本专利技术的半导体封装件，其包括:第一封装胶体，其具有相对的第一表面与第二表面；多个导电体，其形成于该第一封装胶体内，并具有分别外露于该第一表面与该第二表面的第一连接部及第二连接部；多个连接垫，其形成于该第一封装胶体内，并外露于该第一封装胶体的第二表面；芯片，其嵌埋于该第一封装胶体内，并设置于该连接垫上；以及第一线路层，其形成于该第一封装胶体的第一表面上，并电性连接该导电体的第一连接部。 该半导体封装件可包括:表面处理层，其形成于该第一线路层上。 该半导体封装件可包括:第一拒焊层，其形成于该第一线路层上，并外露出部分该第一线路层；电子组件与多个导电组件，该电子组件设置于该第一拒焊层上，并通过该导电组件电性连接该第一线路层；以及第二封装胶体，其形成于该第一封装胶体上方，并包覆该第一线路层、第一拒焊层、电子组件及导电组件。 该半导体封装件可包括:第二线路层，其形成于该第一封装胶体的第二表面上，并电性连接该导电体的第二连接部与该连接垫；第二拒焊层，其形成于该第二线路层上，并外露出部分该第二线路层；电子组件与多个导电组件，该电子组件设置于该第二拒焊层上，并通过该导电组件电性连接该第二线路层；以及第二封装胶体，其形成于该第一封装胶体上方，并包覆该第二线路层、第二拒焊层、电子组件及导电组件。 本专利技术还提供一种半导体封装件的制法，其包括:提供具有金属层的承载件；形成多个连接垫及多个高于该连接垫的导电体于该金属层上；设置芯片于该连接垫上；形成第一封装胶体于该金属层上，以包覆该连接垫、导电体及芯片，并外露出该导电体的连接部；以及形成第一线路层于该第一封装胶体上以电性连接该导电体的连接部。 形成该连接垫的步骤可包括:形成具有多个第一穿孔的第一阻层于该金属层上，该第一穿孔外露出部分该金属层；形成该连接垫于该第一穿孔内以连接该金属层；以及移除该第一阻层。 形成该导电体的步骤可包括:形成具有多个第二穿孔的第二阻层于该金属层上，该第二穿孔高于该连接垫并外露出部分该金属层；形成该导电体于该第二穿孔内以连接该金属层；以及移除该第二阻层。 该半导体封装件的制法可包括:形成表面处理层于该第一线路层上。 该半导体封装件的制法可包括:形成第一拒焊层于该第一线路层上并外露出部分该第一线路层；设置电子组件于该第一拒焊层上，并通过多个导电组件电性连接该第一线路层；以及形成第二封装胶体于该第一封装胶体上方，以包覆该第一线路层、第一拒焊层、电子组件及导电组件。 该半导体封装件的制法可包括:移除该承载件；图案化该金属层以形成第二线路层；形成第二拒焊层于该第二线路层上并外露出部分该第二线路层；设置电子组件于该第二拒焊层上，并通过多个导电组件电性连接该第二线路层；以及形成第二封装胶体于该第一封装胶体上方，以包覆该第二线路层、第二拒焊层、电子组件及导电组件。 上述的电子组件可为半导体芯片或半导体封装结构。 由上可知，本专利技术的，主要将导电体及连接垫分别形成于封装胶体内，并将芯片嵌埋于该封装胶体内以设置于该连接垫上，且将该导电体的连接部外露于该封装胶体的表面，再将线路层形成于该封装胶体的表面上以电性连接该导电体的连接部。由此，本专利技术能降低该半导体封装件的厚度，以缩小该半导体封装件的尺寸或体积，进而减少该半导体封装件的材料成本。 【专利附图】【附图说明】 图1A为绘示现有技术的第201208021号中国台湾专利中半导体封装件的剖视示意图； 图1B为依据图1A绘示现有技术的第201208021号中国台湾专利中另一半导体封装件的剖视示意图； 图2A至图20为绘示本专利技术的的第一实施例的剖视示意图，其中，图2K’为图2K的另一实施例； 图3为依据图20绘示本专利技术的半导体封装件的第二实施例的剖视示意图； 图4为依据图20绘示本专利技术的半导体封装件的第三实施例的剖视示意图； 图5为依据图20绘示本专利技术的半导体封装件的第四实施例的剖视示意图；以及 图6为依据图20绘示本专利技术的半导体封装件的第五实施例的剖视示意图。 符号说明 本文档来自技高网...

【技术保护点】
一种半导体封装件，其包括：第一封装胶体，其具有相对的第一表面与第二表面；多个导电体，其形成于该第一封装胶体内，并具有分别外露于该第一表面与该第二表面的第一连接部及第二连接部；多个连接垫，其形成于该第一封装胶体内，并外露于该第一封装胶体的第二表面；芯片，其嵌埋于该第一封装胶体内，并设置于该连接垫上；以及第一线路层，其形成于该第一封装胶体的第一表面上，并电性连接该导电体的第一连接部。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：张翊峰，王隆源，蔡芳霖，刘正仁，陈宏棋，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71