多芯片封装系统技术方案

多芯片封装系统包括：信号传输线，所述信号传输线与多个半导体芯片共同耦接以将数据从所述半导体芯片传送到外部或者从外部传送到半导体芯片；以及终结控制器，所述终结控制器适用于检测信号传输线的负载值，并且基于负载值来控制对信号传输线的终结操作。

【技术实现步骤摘要】
【专利摘要】多芯片封装系统包括：信号传输线，所述信号传输线与多个半导体芯片共同耦接以将数据从所述半导体芯片传送到外部或者从外部传送到半导体芯片；以及终结控制器，所述终结控制器适用于检测信号传输线的负载值，并且基于负载值来控制对信号传输线的终结操作。【专利说明】多芯片封装系统 相关申请的交叉引用 本申请要求2013年4月11日提交的申请号为10-2013-0040066的韩国专利申请 的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种包括多 个半导体芯片的多芯片封装系统。
技术介绍
一般地，包括双数据速率同步DRAM (DDR SDRAM)的半导体器件已经在各种方向发 展以满足用户的需求。发展方向可以包括封装技术。近来已经提出多芯片封装作为半导体 器件的封装技术。多芯片封装包括构造单芯片的多个半导体芯片，并且具有存储功能的多 个存储芯片可以用来增加存储容量，或者具有不同功能的多个存储芯片可以用来改善期望 的性能。供作参考，多芯片封装可以根据配置而分成单层多芯片封装和多层多芯片封装。单 层多芯片封装包括彼此平行地布置在同一平面上(例如，共面）的多个半导体芯片，并且多 芯片封装中层叠有多个半导体芯片。 图1是用于解释现有的多芯片封装的框图。 参见图1，多芯片封装包括多个半导体芯片110和控制半导体芯片110的控制器 120。多个半导体芯片110和控制器120经由单传输线LL彼此连接，并且控制器120经由 信号传输线LL传送预定的信号以便控制多个半导体芯片110。 此外，近来半导体器件已经沿着储存更大量的数据并且以更高的速度执行各种操 作的方向发展。因此，已经逐步地增加如上所述的构造多芯片封装的半导体芯片110的数 目。当半导体芯片110的数目增加时，会意味着与控制器120连接的单传输线LL的负载也 增加。此外，当信号传输线LL的负载增加时，会意味着与增加的负载相对应的延迟量被额 外地反映到经由信号传输线LL传送的信号中。当延迟量显著地增加时，信号不会以高速度 来传送。
技术实现思路
各种示例性实施例涉及一种能根据与多个半导体芯片共同连接的传输线的状态 来控制信号传输状态的多芯片封装系统。 根据本专利技术的一个实施例，一种多芯片封装系统包括：信号传输线，所述信号传输 线与多个半导体芯片共同耦接以将数据从半导体芯片传送到外部或者从外部传送到半导 体芯片；以及终结控制器，所述终结控制器适用于检测信号传输线的负载值，并且基于负载 值控制对信号传输线的终结操作。 根据本专利技术的另一个实施例，一种多芯片封装系统包括：控制器，所述控制器适用 于产生用于控制多个半导体芯片的使能操作的使能信号；开关模块，所述开关模块适用于 将信号传输线与多个半导体芯片耦接，其中，要耦接的半导体芯片的数目响应于使能信号 来确定；以及终结控制器，所述终结控制器适用于响应于使能信号而控制对信号传输线的 终结操作。 根据本专利技术的另一个实施例，一种多芯片封装包括与用于传送预定信号的穿通硅 通孔（TSV)耦接的多个半导体芯片。每个半导体芯片包括：芯片身份（ID)发生器，所述芯 片ID发生器适用于产生相应半导体芯片的芯片ID，以及终结控制器，所述终结控制器用于 响应于芯片ID发生器的输出信号而控制对TSV的终结操作。 根据本专利技术的另一个实施例，一种多芯片封装系统包括：多芯片封装，所述多芯片 封装包括与用于传送预定信号的TSV耦接的多个半导体芯片；以及控制器，所述控制器适 用于响应于多个半导体芯片的数目而控制对TSV的终结操作。 【专利附图】【附图说明】 图1是用于解释现有的多芯片封装的框图。 图2是用于解释根据本专利技术的一个示例性实施例的多芯片封装系统的框图。 图3是用于解释根据本专利技术的另一个示例性实施例的多芯片封装系统的框图。 图4是用于解释根据本专利技术的另一个示例性实施例的多芯片封装系统的框图。 图5是用于解释根据本专利技术的另一个示例性实施例的多芯片封装系统的框图。 图6是用于解释根据本专利技术的另一个示例性实施例的多芯片封装系统的框图。 【具体实施方式】 下面将参照附图更详细地描述各种示例性实施例。然而，本专利技术可以用不同的方 式实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施例使得本公开充 分与完整，并向本领域技术人员充分传达本专利技术的范围。在说明书中，附图标记在本专利技术的 各种附图和实施例中与相同编号的部分直接相对应。 图2是用于解释根据本专利技术的一个示例性实施例的多芯片封装系统的框图。 参见图2,多芯片封装系统包括：多个半导体芯片210、控制器220、以及终结控制 器 230。 多个半导体芯片210通过控制器220来控制，并且多个半导体芯片210和控制器 220与信号传输线LL共同连接。控制器220被配置成经由信号传输线LL来传送预定的信 号，以便控制多个半导体芯片210。 终结控制器230被配置成检测信号传输线LL的负载值，以控制针对信号传输线LL 的终结操作。终结控制器230包括负载值检测单元231和终结操作单元232。负载值检测 单元231被配置成检测信号传输线LL的负载值，并且输出检测值作为检测信号DET，而终结 操作单元232被配置成响应于检测信号DET而对信号传输线LL执行终结操作。 在本专利技术的这个示例性实施例中，经由信号传输线LL传送的信号的摆幅可以经 由终结操作来控制。即，由于经由已经执行了终结操作的信号传输线LL传送的信号具有小 的摆幅，所以系统可以执行高速操作。然而，当执行终结操作时，信号传输线LL被驱动到预 定的电压电平，且因而功耗必然增加。在本专利技术的这个示例性实施例中，是否执行终结操作 可以根据信号传输线LL的负载值来控制，这可以实现高速度操作和低功耗。换言之，当信 号传输线LL的负载值较小时，可以不执行终结操作以减小功耗。当信号传输线LL的负载 值较大时，可以执行终结操作用于高速操作。 图3是用于解释根据本专利技术的另一个示例性实施例的多芯片封装系统的框图。 参见图3,多芯片封装系统包括：多个半导体芯片310、320以及330、控制器340、 开关模块350以及终结控制器360。 如图2,多个半导体芯片310、320以及330通过控制器340来控制。出于说明的目 的，将以三个半导体芯片（即，第一至第三半导体芯片310、320以及330)作为一个实例。 控制器340被配置成产生用于分别控制第一至第三半导体芯片310、320以及330 的使能操作的第一至第三使能信号EN1、EN2以及EN3。第一使能信号EN1是用于使能第一 半导体芯片310的信号。尽管未不出，第一使能信号EN1可以施加到第一半导体芯片310 以便控制使能操作。第二使能信号EN2和第三使能信号EN3是分别用于使能第一半导体芯 片320和第三半导体芯片330的信号。类似地，第二使能信号EN2和第三使能信号EN3可 以施加到第二半导体芯片320和第三半导体芯片330以便控制使能操作。 开关模块350被配置成将与响应于第一至第三使能信号EN1、EN2以及EN3而使能 的半导体本文档来自技高网...

【技术保护点】
一种多芯片封装系统，包括：信号传输线，所述信号传输线与多个半导体芯片共同耦接，以将数据从所述半导体芯片传送到外部或者从外部传送到所述半导体芯片；以及终结控制器，所述终结控制器适用于检测所述信号传输线的负载值，并且基于所述负载值来控制对所述信号传输线的终结操作。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑椿锡，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR