【技术实现步骤摘要】
本技术涉及半导体电路，具体涉及数据总线反相电路及包括数据总线反相电路的半导体装置。
技术介绍
1、半导体装置在高速传输大量数据时可能存在诸如同步切换噪声(ssn)、与相邻传输线的串扰或参考电势噪声及电流消耗增大的问题。
2、为了处理这些问题，可以使用用于通过使数据的切换计数最小而提高数据处理速度的数据总线反相(dbi)功能。
3、dbi功能可以分为静态方法和动态方法。根据静态方法，在当前数据之中的具有高逻辑值或低逻辑值的数据的数量过半时，将当前数据反相后传输，然而，在当前数据之中的具有高逻辑值或低逻辑值的数据的数量不过半时，不将当前数据反相后传输。根据动态方法，将当前数据与先前的数据进行比较，并且可以基于比较结果将当前数据反相。当状态已经改变(即逻辑电平已经改变)的数据比特位的数量过半时，将当前数据反相后传输。当状态已经改变(即逻辑电平已经改变)的数据比特位的数量不过半时，不将当前数据反相后传输。
4、许多信号线被设置在半导体装置中。因此，dbi功能应该适当地应用于信号线。
技术实现思路
1、根据本公开的一实施例的一种数据总线反相电路可以包括：第一锁存电路，其被配置为存储通过第一信号线传输的数据作为第一数据；第二锁存电路，其被配置为通过按照被共同连接至第一信号线的多个第二信号线对通过第一信号线传输的数据进行分类而存储数据作为多个第二数据；以及数据总线反相引擎，其被配置为选择性地执行第一模式和第二模式，在第一模式中，数据总线反相引擎通过将第一数据与
2、根据本公开的一实施例的一种半导体装置可以包括：第一全局输入/输出线，其被设置在外围电路区域中；多个第二全局输入/输出线，其共同与第一全局输入/输出线连接并且被设置在存储区域中；以及数据总线反相电路，其被配置为选择性地执行第一模式和第二模式，在第一模式中，数据总线反相电路存储通过第一全局输入/输出线传输的数据作为第一数据而无需按照多个第二全局输入/输出线对数据进行分类，通过按照多个第二全局输入/输出线对通过第一全局输入/输出线传输的数据进行分类而存储数据作为多个第二数据，以及基于第一数据和当前输入数据之间的比较的结果而生成数据总线反相标志，在第二模式中，数据总线反相电路基于在多个第二数据之中选择的第二数据和当前输入数据之间的比较的结果而生成数据总线反相标志。
3、根据本公开的一实施例的一种半导体装置可以包括：存储区域，其包括多个存储体组；外围电路区域，其被连接至输入/输出焊盘；第一全局输入/输出线，其被连接至外围电路区域；多个第二全局输入/输出线，其具有被共同连接至第一全局输入/输出线的一端并且具有被分别连接至多个存储体组的另一端；以及数据总线反相电路，其被配置为选择性地执行第一模式和第二模式，在第一模式中，数据总线反相电路存储通过第一全局输入/输出线传输的数据作为第一数据而无需按照多个存储体组对数据进行分类，通过按照多个存储体组对通过第一全局输入/输出线传输的数据进行分类而存储数据作为多个第二数据，以及基于第一数据和经过输入/输出焊盘的当前输入数据之间的比较的结果而生成数据总线反相标志，在第二模式中，数据总线反相电路基于在多个第二数据之中选择的第二数据和经过输入/输出焊盘的当前输入数据之间的比较的结果而生成数据总线反相标志。
4、根据本公开的一实施例的数据总线反相电路可以被配置为响应于半导体装置的产品信息而自动选择第一模式和第二模式之一。
5、根据本公开的一实施例的数据总线反相电路可以被配置为：响应于限定了不同的存储体组之间的列到列延迟(tccd)值大于同一存储体组之内的tccd值的产品信息而选择第一模式，以及响应于限了定同一存储体组之内的tccd值大于不同的存储体组之间的tccd值的产品信息而选择第二模式。
本文档来自技高网...【技术保护点】
1.一种数据总线反相电路，包括：
2.根据权利要求1所述的数据总线反相电路，其中，所述数据总线反相引擎包括：
3.根据权利要求2所述的数据总线反相电路，其中，所述运算电路包括：
4.根据权利要求1所述的数据总线反相电路，其中：
5.根据权利要求4所述的数据总线反相电路，其中，所述控制信号生成电路包括：
6.一种半导体装置，包括：
7.根据权利要求6所述的半导体装置，其中，所述数据总线反相电路包括：
8.根据权利要求6所述的半导体装置，其中，所述数据总线反相电路响应于所述半导体装置的产品信息而选择所述第一模式和所述第二模式之一。
9.根据权利要求6所述的半导体装置，其中，所述数据总线反相电路：
10.根据权利要求7所述的半导体装置，其中，所述数据总线反相引擎包括：
11.根据权利要求10所述的半导体装置，其中，所述运算电路包括：
12.一种半导体装置，包括：
13.根据权利要求12所述的半导体装置，还包括并行器，所述并行器通过将经过所述输入
14.根据权利要求12所述的半导体装置，还包括多个写入驱动器，所述多个写入驱动器响应于所述数据总线反相标志而将通过所述多个第二全局输入/输出线传输的数据反相以及将反相的数据写入所述存储区域。
15.根据权利要求12所述的半导体装置，其中，所述数据总线反相电路响应于所述半导体装置的产品信息而选择所述第一模式和所述第二模式之一。
16.根据权利要求12所述的半导体装置，其中，所述数据总线反相电路还：
17.根据权利要求15所述的半导体装置，其中，所述数据总线反相电路：响应于测试模式信号、不考虑所述半导体装置的所述产品信息而使能要选择的所述第一模式和所述第二模式之一。
18.根据权利要求15所述的半导体装置，其中，所述数据总线反相电路包括：
19.根据权利要求18所述的半导体装置，其中，所述数据总线反相引擎包括：
20.根据权利要求19所述的半导体装置，其中，所述运算电路包括：
21.根据权利要求18所述的半导体装置，其中，所述控制信号生成电路包括：
22.一种半导体装置，包括：
...【技术特征摘要】
1.一种数据总线反相电路，包括：
2.根据权利要求1所述的数据总线反相电路，其中，所述数据总线反相引擎包括：
3.根据权利要求2所述的数据总线反相电路，其中，所述运算电路包括：
4.根据权利要求1所述的数据总线反相电路，其中：
5.根据权利要求4所述的数据总线反相电路，其中，所述控制信号生成电路包括：
6.一种半导体装置，包括：
7.根据权利要求6所述的半导体装置，其中，所述数据总线反相电路包括：
8.根据权利要求6所述的半导体装置，其中，所述数据总线反相电路响应于所述半导体装置的产品信息而选择所述第一模式和所述第二模式之一。
9.根据权利要求6所述的半导体装置，其中，所述数据总线反相电路：
10.根据权利要求7所述的半导体装置，其中，所述数据总线反相引擎包括：
11.根据权利要求10所述的半导体装置，其中，所述运算电路包括：
12.一种半导体装置，包括：
13.根据权利要求12所述的半导体装置，还包括并行器，所述并行器通过将经过所述输入/输出焊盘的所述输入数据并行化而向所述...
【专利技术属性】
技术研发人员：文弘基，沈锡辅，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。