一种高压集成电路及其制造方法技术

本发明专利技术提供一种采用寄生JFET隔离结构的高压集成电路及其制造方法。该高压集成电路包括低压控制电路、高压控制电路、电平移位电路，其中电平移位电路的器件为横向扩散金属氧化物半导体器件（LDMOS），其中该高压集成电路中采用寄生结型场效应管实现对LDMOS的隔离，本发明专利技术的器件在高压工作时，电场分布更为均匀，能够避免局部的高电场，从而确保高盆的击穿电压不因隔离结构而降低，能够改善器件的可靠性。

【技术实现步骤摘要】
一种高压集成电路及其制造方法
本专利技术是关于半导体制程领域，特别是关于一种采用寄生JFET隔离结构的高压集成电路及其制造方法。
技术介绍
高压集成电路(HVIC)，典型的如半桥驱动电路，芯片中包括了低压控制电路，高压控制电路，同时低压控制电路需要通过电平移位电路输出信号给高压控制电路，高压控制电路需要用高压结终端(HVJT)环绕包围以使其能承受高压。通常实现电平移位功能的器件是高压的LDMOS，电平移位的高压LDMOS的栅极受低压控制电路的控制，而漏端与高压控制电路联结实现电平移位。为避免漏端与高压控制电路连线穿越HVJT而影响器件的耐压，通常会采用自隔离(self-shielding)方式，这种方式需要把高压LDMOS的漏端和高压控制电路设计在一起，而且为了避免高压连线穿过HVJT，需要解决高压LDMOS和高压控制电路的隔离以使其电平移位的功能正常工作。图1是一种传统的采用自隔离(self-shielding)的HVIC的布局示意图。如图1，现有的高压集成电路包括低压控制电路001、高压控制电路002，以及低压控制电路001和高压控制电路002之间的电平移位电路003，其中该电平移位电路为高压LDMOS器件，其栅极031与低压控制电路001连接，漏极032通过连线004与高压控制电路002连接，其中高压控制电路002以及LDMOS器件的漏极被N-漂移区005（也即采用RESURF技术承受高压的高压结终端(HVJT,highvoltagejunctiontermination)）环绕包围起来，这样LDMOS器件的漏极与栅极之间也被N-漂移区隔开。为了把高压LDMOS器件与其它部分隔离开，采用一个P型环006把LDMOS器件隔离。图1所示的结构实现了自隔离(self-shielding)，即连线004不需要穿过高压结终端就可以实现连接到高侧电路，并采用P型环006把高压LDMOS器件3隔离开。但P型隔离环006的存在也会影响耐压，图2是图1中虚线所圈示的P形环006的放大图。图2中的虚线表示电势线，由图2中可以看到，由于P型隔离环006将两侧的N-区域005、005a隔断，从而导致电势线弯曲，在局部产生较密集区而产生高场强。这可能导致耐压降低或可靠性问题。
技术实现思路
本专利技术的目的在于提供一种高压集成电路，其采用寄生结型场效应晶体管作为隔离结构。本专利技术的另一目的在于提供一种采用寄生结型场效应晶体管作为隔离结构的高压集成电路的制造方法。为达成前述目的，本专利技术一种高压集成电路，其包括低压控制电路、高压控制电路、电平移位电路，其中电平移位电路的器件为横向扩散金属氧化物半导体器件（LDMOS），LDMOS的栅极与低压控制电路连接，LDMOS的漏端与高压控制电路连接，在高压控制电路的外围形成有将高压控制电路环绕保卫的高压结终端，在LDMOS外形成有一圈将LDMOS与其它器件隔离的隔离结构，所述隔离结构形成处于常关状态的寄生结型场效应管。进一步地，所述高压集成电路是形成于P型衬底上，所述结型场效应管由环绕LDMOS的非连续的P型环形成，其中非连续的P型环与P型衬底形成结型场效应管的栅极，非连续的P型环两侧的相互连接的高压结终端区域形成结型场效应管的沟道。进一步地，其中结型场效应管的夹断电压低于电路工作状态下高压LDMOS的漏端电位。为达成前述另一目的，本专利技术一种制造高压集成电路的方法，其包括：提供P型硅衬底；进行薄氧化、光刻、注入杂质磷、去胶、退火步骤形成高压集成电路的电平移位电路LDMOS器件的漏端下方的N-埋层；通过光刻、注入杂质锑或砷、去胶、退火步骤形成高压集成电路的高盆区的N+埋层，高压控制电路设计在高盆N+埋层之上，该N+埋层使高压控制电路与衬底隔离；进行光刻、注入杂质硼、去胶退火步骤形成高压集成电路的电平移位电路LDMOS器件的P埋层；然后生长P型外延层；在P形外延层上形成氮化硅层；去除部分氮化硅层，在去除氮化硅层的位置注入磷形成高压N阱107，高压N阱和前述的外延前形成的漏端的N-埋层共同形成电平移位器件LDMOS的漂移区，该漂移区（即高压结终端HVJT）同时也环绕高压控制电路确保高压控制电路能承受高压；在高压N阱区进一步注入磷形成低压N阱；在去除氮化硅层的硅片上形成一层氧化层；去除剩余的氮化硅层，在去除剩余氮化硅层的位置注入硼，形成P阱，同时形成包围高压集成电路的电平移位电路LDMOS器件的不连续的环形P阱；去除硅片表面的氧化层，然后生长薄氧和氮化硅，进行光刻，腐蚀氮化硅，去胶，然后形成场氧化层，去除掩蔽氧化用的氮化硅得到有源区窗口；生长栅氧化层和多晶硅栅，进行光刻形成高压集成电路的电平移位电路LDMOS器件的栅极；注入形成N+区，形成高压集成电路的电平移位电路LDMOS器件的源极和漏极；注入形成P+区，用于引出电平移位电路LDMOS器件的衬底端也就是P阱的引出端。然后生长介质层并进行光刻，刻蚀介质层形成引出孔，再进行金属层的溅射，然后对金属层进行光刻刻蚀去胶形成高压集成电路的电平移位电路LDMOS器件的金属引线。进一步地，前述不连续的环形P阱形成寄生结型场效应管的栅极，环形P阱之间相互连接的区域形成结型场效应管的沟道。进一步地，前述结型场效应管的夹断电压低于电路工作状态下高压LDMOS的漏端电位。与现有技术相比，本专利技术结构采用不连续的P型环形成的寄生场效应晶体管隔离高压器件的电平移位电路，并且该寄生场效应晶体管为常关状态，所得到器件在高压工作时，电场分布更为均匀，避免局部的高电场，从而确保高盆的击穿电压不因隔离结构而降低和改善可靠性。【附图说明】图1是现有的高压集成电路的结构平面示意图。图2是现有的高压集成电路的电势分布示意图。图3a是本专利技术的高压集成电路的结构平面示意图。图3b是沿图3a的A-A线方向的剖视图。图3c是沿图3a的B-B线方向的剖视图。图4是本专利技术的高压集成电路的电势分布示意图。图5是本专利技术的高压集成电路的LDMOS器件与其隔离结构的等效电路图。图6a至图6m-2是本专利技术的高压集成电路的LDMOS器件与其隔离结构制造过程的结构示意图。【具体实施方式】此处所称的“一个实施例”或“实施例”是指可包含于本专利技术至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。如前所述，现有的高压器件的电平移位电路的隔离方式中，由于P型环的存在，导致在局部产生较密集区而产生高场强。这可能导致耐压降低或可靠性问题。如图3a所示，本专利技术的高压集成电路，其同样包括低压控制电路1、高压控制电路2，以及低压控制电路1和高压控制电路2之间的电平移位电路3，其中该电平移位电路3为高压LDMOS器件，该高压LDMOS器件的栅极31与低压控制电路1连接，该高压LDMOS器件的漏极32通过连线4与高压控制电路2连接，其中高压控制电路2以及LDMOS器件的漏极32被N-漂移区5环绕包围起来，这样LDMOS器件的漏极32与栅极31之间也被N-漂移区5隔开。其中该N-漂移区5为采用RESURF技术承受高压的高压结终端(HVJT,highvoltagejunctiontermination)。如图3a中所本文档来自技高网...

【技术保护点】
一种高压集成电路，其包括低压控制电路、高压控制电路、电平移位电路，其中电平移位电路的器件为横向扩散金属氧化物半导体器件（LDMOS），LDMOS的栅极与低压控制电路连接，LDMOS的漏端与高压控制电路连接，在高压控制电路的外围形成有将高压控制电路环绕保卫的高压结终端，其特征在于：在LDMOS外形成有一圈将LDMOS与其它器件隔离的隔离结构，所述隔离结构形成处于常关状态的寄生结型场效应管。

【技术特征摘要】
1.一种高压集成电路，其包括低压控制电路、高压控制电路、电平移位电路，其中电平移位电路的器件为横向扩散金属氧化物半导体器件LDMOS，LDMOS的栅极与低压控制电路连接，LDMOS的漏端与高压控制电路连接，在高压控制电路的外围形成有将高压控制电路环绕保卫的高压结终端，其特征在于：在LDMOS外形成有一圈将LDMOS与其它器件隔离的非连续的隔离结构，基于所述非连续的隔离结构形成处于常关状态的寄生结型场效应管。2.如权利要求1所述的高压集成电路，其特征在于：所述高压集成电路是形成于P型衬底上，所述寄生结型场效应管由环绕LDMOS的非连续的P型环形成，其中非连续的P型环与P型衬底形成寄生结型场效应管的栅极，非连续的P型环两侧的相互连接的高压结终端区域形成寄生结型场效应管的沟道。3.如权利要求1所述的高压集成电路，其特征在于：其中所述寄生结型场效应管的夹断电压低于电路工作状态下LDMOS的漏端电位。4.一种制造高压集成电路的方法，其包括：提供P型硅衬底；进行氧化、光刻、注入杂质磷、去胶、退火步骤形成高压集成电路的电平移位电路LDMOS器件漏端的N-埋层；通过光刻、注入杂质锑或砷、去胶、退火步骤形成高压集成电路的高盆区的N+埋层，高压控制电路设计在高盆区的N+埋层之上，该N+埋层使高压控制电路与衬底隔离；进行光刻、注入杂质硼、去胶退火步骤形成高压集成电路的电平移位电路LDMOS器件的P埋层；然后生长P型外...

【专利技术属性】
技术研发人员：顾力晖，张森，
申请(专利权)人：无锡华润上华半导体有限公司，
类型：发明
国别省市：江苏;32