多螺旋基板以及具有其的三维封装件制造技术

本发明专利技术涉及三维封装件、用于三维封装件的基板、以及制造三维封装件的方法。三维封装件包括：基板，包括具有侧壁的柱形部件；以及，以围绕柱形部件盘旋的多个螺旋的形式沿着柱形部件的侧壁设置的台阶或者梯阶。半导体集成电路(IC管芯)附接至台阶的一个或两个支撑表面上。可以用封装材料包封柱形部件、台阶和IC管芯。

【技术实现步骤摘要】
多螺旋基板以及具有其的三维封装件
本专利技术涉及半导体封装，并且更具体地涉及一种基板以及具有该基板的三维(3D)封装件。
技术介绍
近来，随着集成电路(IC)技术的进步，已经开发出了 3D封装件。3D封装涉及在单个封装件内堆叠两个或更多个集成电路(IC)管芯(die)或者堆叠并连接所完成的封装件。与现有封装件相比，3D封装件提供了显著的尺寸降低，因为它们每平方厘米的板面空间以及每立方厘米的应用空间封装了更多的电路。鉴于这些以及许多其它优点，3D封装件占据了 IC封装市场越来越多的份额。然而，传统的3D封装使用堆叠的IC管芯或者包括堆叠并连接所完成的封装件来在一个封装件中组合更多功能。因此，用于封装件中的IC管芯和外部装置之间的电连接的输入/输出(I/O)接触(触点)的数量以及堆叠的管芯的数量都受到限制。因此，将期望能够组装具有更多I/O接触和更多层的堆叠的IC管芯的3D封装件。 因此，本专利技术的一个目的是提供一种具有更多I/O接触和更多的堆叠的管芯的3D封装件以及组装这样的封装件的方法，以解决现有3D封装件的上述缺点。
技术实现思路
本专利技术的一个实施例提供了一种用于三维(3D)封装件的基板。该基板包括柱形部件以及多个台阶。柱形部件包括两个端表面以及侧壁。所述多个台阶沿着柱形部件的侧壁以围绕柱形部件盘旋的多个螺旋的形式来设置。 本专利技术的另一实施例提供了一种三维封装件。该3D封装件包括具有柱形部件的基板以及包封基板的封装材料。柱形部件包括两个端表面以及侧壁。多个台阶以围绕柱形部件盘旋的多个螺旋的形式沿着柱形部件的侧壁设置。至少一个台阶包括支撑表面。至少一个IC管芯接合在台阶的支撑表面上。 本专利技术的又一实施例提供了一种制造三维封装件的方法。该方法包括步骤:通过沉积工艺形成基板，其中基板包括具有侧壁的柱形部件以及以围绕柱形部件盘旋的多个螺旋的形式沿着侧壁设置的多个台阶；将至少一个IC管芯附接至所述多个台阶中的至少一个；以及，以封装材料包封所述基板和IC管芯。 根据本专利技术，增加了封装件的单位空间中管芯的数目，从而使得与现有的3D封装件相比，根据本专利技术的3D封装件允许每平方厘米的板面空间以及每立方厘米的应用空间更多功能。此外,也显著增加了 I/O接触的数目 【附图说明】 在结合附图阅读时下面的本专利技术的优选实施例的具体说明将得到更好的理解。通过示例的方式示出本专利技术，并且本专利技术不受附图的限制，在附图中，相同的附图标记表示类似的元件。 图1是根据本专利技术实施例的用于3D封装件的基板的透视图； 图2是根据本专利技术实施例的3D封装件的透视图； 图3是根据图2中所示的实施例的3D封装件的阶梯(台阶)的拉伸视图； 图4是示出了根据本专利技术实施例的组装3D封装件的方法的流程图； 图5是其轴水平延伸的基板的透视图； 图6A是示出了根据本专利技术实施例的IC管芯以及台阶的截面侧视图； 图6B是示出了根据本专利技术另一实施例的IC管芯以及台阶的截面侧视图；以及 图6C是示出了根据本专利技术实施例的IC管芯的底视图。 【具体实施方式】 对附图的具体说明意图作为对本专利技术当前优选的实施例的说明，并不意图表示可以践行本专利技术的仅有的形式。应当理解，可以通过不同实施例实现相同的或等同的功能，意图将这些实施例也涵盖在本专利技术的精神和范围内。 参照图1，示出了根据本专利技术实施例的用于3D封装件的基板10的示意图。基板10包括柱形部件11，柱形部件11包括侧壁14、第一端表面12以及第二端表面，第二端表面与第一端表面12相反并且图1中不可见。 基板10进一步包括多个梯阶/台阶151和152，其沿着柱形部件11的侧壁14设置。梯阶/台阶151被以围绕柱形部件11盘旋的螺旋的形式布置，而台阶152被布置为另一个螺旋。从美学的角度看，基板10看起来像在外侧壁上具有两组绕卷的台阶的塔。图1中仅示出了几个台阶151和152。本领域技术人员将理解，可以根据设计需要，诸如封装件中IC管芯/切片的数目，来改变台阶151和152的数目。每个台阶151和152相对于柱形部件11向外径向延伸。在所示实施例中，每个台阶151邻接相邻的台阶151，每个台阶152邻接相邻的台阶152，而两个螺旋相互盘绕并且彼此分离。每个台阶151和152包括用于支撑半导体IC管芯的第一支撑表面16和第二支撑表面(与第一支撑表面16相反并且图1中不可见)，以及离开柱形部件11的侧表面17。优选地，两个螺旋具有均匀一致的螺距，其被定义为同一螺旋的重叠的台阶之间的距离。如所示的，螺距在此为“d”。 在一个实施例中，台阶151或者152的侧表面17包括至少一个第一 I/O接触18，以用于在外部装置(未示出)与附接至该台阶的第一和第二支撑表面之一的IC管芯之间的电连接。因此，在一个实施例中，台阶151或者152包括具有布线和焊垫的楔形基板，所述布线和焊垫允许使用已知的方法(诸如，引线接合或者倒装芯片凸块)，将附接到台阶的支撑表面16的半导体IC管芯连接至焊垫，外部连接焊垫在侧表面17上。 在一些实施例中，基板10包括在柱形部件11的第一端表面12和/或第二端表面上的至少一个第二 I/o接触19，用于在IC管芯和外部装置之间的电连接。在这种情形下，台阶151和152在一个或者两个支撑表面上具有接触，以使得布线(路线)可以互连第二I/O接触19与IC管芯。 基板10可以由选自由有机物、陶瓷、玻璃、硅和砷化镓构成的组中的材料制成。柱形部件11以及台阶151和152通常由相同的材料制成，并且一起集成为一个工件。例如，基板10可以借助于3D打印机或者3D模制成型机器，一层接一层地形成，同时嵌入内部电路。示例性的基板包括分别以I?3周围绕柱形部件1110-30个台阶151和10-30个台阶152，每个台阶151或者152具有从2 π /20至2 π /6范围内的弧度。包括其他数目和周数的台阶的基板也是可能的。如果需要的话，每个台阶151或152可以是具有多个层的层叠结构。 在一些其他实施例中，基板包括以围绕柱形部件盘旋的三个、四个甚至更多个螺旋的形式沿着柱形部件的侧壁设置的台阶。 参考图2，示出了根据本专利技术实施例的3D封装件20的透视图。3D封装件20除包括参考图1说明的基板10以外，还包括:至少一个管芯22，其附接或接合在基板10的台阶151或152上；以及，封装材料24，其包封所述基板10和所述至少一个IC管芯22。所述至少一个IC管芯22可以包括各种类型的装置，诸如，微控制器单元(MCU)、片上系统(SOC)、专用IC(ASTC)等。封装材料24可以包括公知的可商业获得的材料，诸如塑料或环氧树脂。在该示例中，3D封装件20具有圆柱形形状。然而，在其它实施例中，3D封装件20也可以被形成为其它形状，诸如立方体。 图3是根据图2所示实施例的3D封装件的台阶的拉伸的图，并且示出了 IC管芯22如何附接至台阶151或者152的第一支撑表面16。例如，IC管芯22可以通过金凸块焊接、倒装芯片附接、突柱凸块接合、或任何其他合适手段接合在台阶151的第一支撑表面16上。在该实施例中，在一个台阶和与其相邻的台阶之间的连接处，每个台阶151或者152具有倒圆角的角本文档来自技高网...

【技术保护点】
一种用于三维封装件的基板，包括：柱形部件，其包括侧壁；以及多个台阶，以围绕所述柱形部件盘旋的多个螺旋的形式沿着所述侧壁设置。

【技术特征摘要】
1.一种用于三维封装件的基板，包括: 柱形部件，其包括侧壁；以及 多个台阶，以围绕所述柱形部件盘旋的多个螺旋的形式沿着所述侧壁设置。2.根据权利要求1所述的基板，其中，所述台阶中的至少一个台阶包括被配置为接收半导体IC管芯的支撑表面。3.根据权利要求1所述的基板，其中，所述台阶中的至少一个台阶包括远离所述柱形部件的侧表面。4.根据权利要求3所述的基板 ，进一步包括位于所述至少一个台阶的所述侧表面上的至少一个第一 I/O接触。5.根据权利要求4所述的基板，进一步包括导电通路，位于所述至少一个台阶内，以用于在所述台阶的表面与所述第一 I/O接触之间的电连接。6.根据权利要求1所述的基板，进一步包括至少一个第二I/O接触，位于所述柱形部件的两个端表面中的至少一个上。7.根据权利要求6所述的基板，进一步包括导电通路，位于所述柱形部件内，以用于在至少一个台阶与所述第二 I/O接触之间的电连接。8.根据权利要求1所述的基板，其中，所述多个台阶以两个螺旋的形式设置。9.一种三维封装件，包括: 基板，包括: 柱形部件，其包括侧壁；以及 多个台阶，以围绕所述柱形部件盘旋的多个螺旋的形式沿着所述侧壁设置；以及 封装材料，包封所述基板。10.根据权利要求9所述的三维封装件，其中，所述台阶中的至少一个台阶包括支撑表面，所述三维封装件进一步包括附接至所述至少一个台阶的所述支撑表面的至少一个IC管芯。11.根据权利要求10所述的三维封装件，进一步包括在所述柱形部件的两个...

【专利技术属性】
技术研发人员：王欢，舒爱鹏，姚树安，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国;US