使用半导体工艺的现有操作生产高性能无源器件制造技术

本发明专利技术在一个总体方面涉及半导体加工方法，所述方法可包括形成设置在P型硅基板内的N型硅区域。所述方法还可以包括在所述P型硅基板中形成场氧化物(FOX)层，其中所述FOX层包括暴露出所述N型硅区域的至少一部分的开口。所述方法还可以包括形成降低表面场(RESURF)氧化物(ROX)层，所述层具有设置在所述暴露的N型硅区域上的第一部分和设置在所述FOX层上的第二部分，其中所述ROX层包括与所述暴露的N型硅区域接触的第一介电层和设置在所述第一介电层上的第二介电层。所述方法还可以包括形成掺杂多晶硅层，所述层具有设置在所述ROX层的所述第一部分上的第一部分和设置在所述ROX层的所述第二部分上的第二部分。

【技术实现步骤摘要】
使用半导体工艺的现有操作生产高性能无源器件
[0001 ] 本说明书涉及使用半导体工艺生产无源电气器件。
技术介绍
在典型的半导体工艺中，使用多个互相排斥的工艺步骤生产单独的半导体器件。例如，在半导体工艺中，通常使用专门的光刻、掩膜和离子注入工艺步骤来产生电阻器结构，诸如多晶硅电阻器结构。又如，在半导体工艺中，可对专门的光刻掩膜和离子注入工艺步骤进行具体调整以产生电容器结构。这些专门的工艺步骤会使各个晶片的成本和周期时间增加多达5%或更多，这在产品毛利率和晶圆厂产能方面都会有显著影响。因此，存在对解决现有技术的不足并提供其他新的创新特征的系统、方法和设备的需要。
技术实现思路
在一个总体方面，一种半导体加工方法可包括形成设置在P型娃基板内的N型娃区域。该方法还可以包括在P型硅基板中形成场氧化物(FOX)层，其中FOX层包括暴露出N型硅区域的至少一部分的开口。该方法还可以包括形成降低表面场(RESURF)氧化物(ROX)层，该层具有设置在暴露的N型硅区域上的第一部分和设置在FOX层上的第二部分，其中ROX层包括与暴露的N型硅区域接触的第一介电层和设置在第一介电层上的第二介电层。该方法还可以包括形成掺杂多晶硅层，该层具有设置在ROX层的第一部分上的第一部分和设置在ROX层的第二部分上的第二部分。一个或多个具体实施例的细节在附图和下文的【具体实施方式】中示出。其他特征通过【具体实施方式】和附图以及通过权利要求书将显而易见。【附图说明】图1是框图，示出了根据实施例的电阻器结构的侧面剖视图。图2是示意图，示出了多晶硅电阻器的掩膜层次俯视图。图3是框图，示出了根据实施例的另一电阻器结构的侧面剖视图。图4是框图，示出了根据实施例的电容器结构的侧面剖视图。图5是示意图，示出了电容器结构的掩膜层次俯视图。图6A至6M是示意图，示出了半导体工艺中的至少一些工艺步骤的剖视图。图7是示意图，示出了可使用图6A至6M中所示的半导体工艺形成的电容器结构的剖视图。图8是流程图，示出了根据实施例的半导体加工方法。图9是流程图，示出了根据实施例形成电阻器结构的方法。图1OA和IOB是流程图，示出了根据实施例在半导体工艺中形成电容器结构的方法。【具体实施方式】本公开涉及可使用半导体工艺中的一个或多个工艺步骤生产的半导体器件，这些步骤与用于生产其他半导体器件的一个或多个工艺步骤重叠或对应。例如，用于生产第一半导体器件(例如，有源半导体器件)的一部分的工艺步骤可用于生产第二半导体器件(例如，无源半导体器件)的一部分。换句话讲，给定的工艺步骤可用于生产集成电路内不同半导体器件的不同部分。可以为通常用于生产第一半导体器件的部分的现有工艺步骤的给定工艺步骤可按意想不到的方式用于生产第二半导体器件的一部分。本公开可涉及用于生产多种器件的工艺，这些器件包括多晶硅电阻器、电容器、双极结型晶体管(BJT)器件(例如，NPN BJT器件、PNP BJT器件)、互补金属氧化物半导体(CMOS)器件(例如，P型金属氧化物半导体场效应晶体管(MOSFET) (PM0SFET或PM0S)器件、N型MOSFET (NM0SFET或NM0S)器件、横向扩散金属氧化物半导体(LDMOS)器件(例如，N型LDMOS (LNDMOS)器件、P型LDMOS (LPDMOS)器件)等等。包括至少BJT器件、CMOS器件和LDMOS器件的半导体工艺可称为BCDMOS工艺。图1是框图，示出了根据实施例的电阻器结构100的侧面剖视图。电阻器结构100可使用通常用于生产其他类型的半导体器件的半导体工艺中的一个或多个工艺步骤产生。该一个或多个工艺步骤可按意想不到的方式用于产生电阻器结构100。如图1所示，电阻器结构100包括设置在降低表面场(RESURF)氧化物130 (也可以称为RESURF氧化物层或ROX层)上的多晶硅电阻器120。RESURF氧化物层130可包括第一氧化物(介电)层130a和第二氧化物(介电)层130b。在图1所示的电阻器结构100中，第一氧化物层130a包括热(热生长的)氧化物层，并且第二氧化物层130b包括沉积的氧化物层，诸如原硅酸四乙酯(TEOS)。RESURF氧化物130可使用其他氧化物和/或氧化物的组合具体实施，并且具体实施RESURF氧化物层130的多种方法在下文例如相对于图6A-6M进行描述。在电阻器结构100中，将RESURF氧化物层130设置在场氧化物140 (也可以称为场氧化物层或FOX层)上。场氧化物140可设置在硅基板150上(或中)。在某些实施例中，场氧化物层140可使用娃局部氧化(LOCOS)工艺形成，以氧化娃基板150的一部分。在不例性实施例中，RESURF氧化物层130用于形成高压LDMOS晶体管(例如，LNDMOS晶体管或LPDMOS晶体管)的漂移区场介电板(其也可以称为场板)，并且还以意想不到的方式用于电阻器结构100。在图1所示的电阻器结构100中，与传统电阻器(多晶硅电阻器)结构相比，RESURF氧化物层130 (设置在多晶硅电阻器120与场氧化物140之间)的使用，导致多晶硅电阻器120具有明显更低的相对基板150的寄生电容(低于20%以上)。取决于特定的实施例，电阻器结构100的硅基板150可包括注入(例如，掺杂)到基板150中的阱区(该区域也可以在一些实施例中称为注入物)。在一些实施例中，这样的阱区可以为包含P型掺杂剂(例如，硼⑶)的区域(其可以称为P型阱区或称为P阱区)或可以为包含N型掺杂剂(例如，磷⑵、砷(As))的区域(其可以称为N型阱区或称为N阱区)。在一些实施例中，注入工艺(也可以称为植入工艺)可包括掺杂剂类型(例如，掺杂剂具有N型导电型(也可以称为N型掺杂剂)、掺杂剂具有P型导电型(也可以称为P型掺杂剂))、掺杂剂水平(或剂量)、角度、持续时间、加速度等等。在一些实施例中，N型导电或掺杂剂可称为第一导电型或掺杂剂，而P型导电或掺杂剂可以称为第二导电型或掺杂剂，反之亦然。在其他实施例中，电阻器结构100的硅基板150可包括外延层(N型或P型)、掩埋层(N型或P型)或多种其他类型的硅基板。如图1所示，多晶硅电阻器120 (其也可以称为多晶硅层)包括硅化物部分(或层)122、123，并包括掺杂部分124、125。在一些实施例中，掺杂部分124、125的一者或多者可包含P型掺杂剂或N型掺杂剂。在一些实施例中，掺杂部分124和/或掺杂部分125可以重掺杂，使得硅化物部分122和/或硅化物部分123与掺杂部分124和/或掺杂部分125之间的接触是欧姆接触，而不是与其相对的整流接触。多晶硅120的本征区127设置在掺杂部分124、125之间和硅化物部分122、123之间。在一些实施例中，掺杂部分124、125可称为接触区。在一些实施例中，多晶硅120的本征区127 (其设置在多晶硅电阻器120的中央部分内)可称为本征部分。在其他实施例中，多晶硅电阻器120可均匀地重掺杂(以得到较低的薄层电阻以形成具有较低电阻值的电阻器结构)并且硅化物部分122、123可设置在多晶硅电阻器120的中央部分上而非掺杂部分124、125上，从而允许不需要掺杂部分124、125。这样的布置在图3中示出并在下文进一步详细描述。本文档来自技高网...

【技术保护点】
一种方法，包括：形成设置在P型硅基板内的N型硅区域；在所述P型硅基板中形成场氧化物层，即FOX层，所述FOX层包括暴露出所述N型硅区域的至少一部分的开口；形成降低表面场氧化物层，即RESURF ROX层，所述层具有设置在所述暴露的N型硅区域上的第一部分和设置在所述FOX层上的第二部分，所述ROX层包括与所述暴露的N型硅区域和所述FOX层接触的第一介电层和设置在所述第一介电层上的第二介电层；以及形成掺杂多晶硅层，所述层具有设置在所述ROX层的所述第一部分上的第一部分和设置在所述ROX层的所述第二部分上的第二部分。

【技术特征摘要】
2013.02.19 US 13/770,4531.一种方法，包括: 形成设置在P型硅基板内的N型硅区域； 在所述P型硅基板中形成场氧化物层，即FOX层，所述FOX层包括暴露出所述N型硅区域的至少一部分的开口； 形成降低表面场氧化物层，即RESURF ROX层，所述层具有设置在所述暴露的N型硅区域上的第一部分和设置在所述FOX层上的第二部分，所述ROX层包括与所述暴露的N型硅区域和所述FOX层接触的第一介电层和设置在所述第一介电层上的第二介电层；以及形成掺杂多晶硅层，所述层具有设置在所述ROX层的所述第一部分上的第一部分和设置在所述ROX层的所述第二部分上的第二部分。2.根据权利要求1所述的方法，还包括: 形成与所述N型硅区域的第一电触点；以及 形成与所述掺杂多晶硅层的所述第一部分的第二电触点，所述第一电触点、所述N型硅区域、所述ROX的所述第一部分、所述掺杂多晶硅层的所述第一部分和所述第二电触点形成电容器。3.根据权利要求1所述的方法，其中所述掺杂多晶硅层的所述第二部分包括第一末端和第二末端，所述 方法还包括: 形成与所述掺杂多晶硅层的所述第二部分的所述第一末端的第一电触点；以及形成与所述掺杂多晶硅层的所述第二部分的所述第二末端的第二电触点，所述第一电触点、所述掺杂多晶硅层的所述第二部分和所述第二电触点形成电阻器。4.根据权利要求1所述的方法，其中所述N型硅区域包括N阱区、高压N阱区、掩埋N型硅层和高掺杂N型硅区域中的至少一种。5.根据权利要求1所述的方法，其中所述P型硅基板包括P型外延层和P型掩埋层中的至少一种。6.根据权利要求1所述的方法，其中形成所述ROX层包括: 在所述暴露的N型硅区域和所述FOX层上使所述ROX层的所述第一介电层热生长； 将所述ROX层的所述第二介电层沉积在所述ROX层的所述第一介电层上； 至少在所述ROX层的所述第一部分和所述ROX层的所述第二部分上形成蚀刻阻挡掩膜；以及 以与所述蚀刻阻挡掩膜相对应的图案蚀刻所述第一介电层和所述第二介电层。7.根据权利要求1所述的方法，其中形成所述FOX层和所述暴露的N型硅区域包括: 形成设置在所述N型硅区域上的氮化物层； 执行硅局部氧化工艺，即LOCOS工艺，以在所述P型基板中形成所述FOX层；以及 移除所述氮化物层。8.根据权利要求1所述的方法，其中形成所述掺杂多晶硅层包括: 在所述ROX层的所述第一部分、所述FOX层和所述ROX层的所述第二部分上形成多晶娃层; 至少在与所述掺杂多晶硅层的所述第一部分相对应的区域上和与所述掺杂多晶硅层的所述第二部分相对应的区域上形成蚀刻阻挡掩膜； 以与所述蚀刻阻挡掩膜相对应的图案蚀刻所述多晶硅层；以及掺杂所述蚀刻的多晶硅层。9.一种使用半导体工艺形成的电...

【专利技术属性】
技术研发人员：丹尼尔·哈恩，史蒂文·莱比格尔，金成龙，克里斯托弗·纳萨尔，詹姆斯·霍耳，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：美国;US