非易失性存储器件、存储系统及相关控制方法技术方案

一种非易失性存储器件，包括：单元阵列，包括沿垂直方向在衬底上延伸的多个单元串；页缓冲器，连接到多个位线并且被配置成在感测操作中存储单元阵列的感测数据；电压生成器，被配置成向多个字线和所述多条位线提供电压；以及输入/输出缓冲器，被配置成临时存储在来自页缓冲器的数据转储中接收到的感测数据并且向外部设备输出临时存储的数据。所述非易失性存储器件还包括控制逻辑，被配置成在感测转储到输入/输出缓冲器的数据之后并且在完成从感测操作的偏置电压恢复单元阵列之前将非易失性存储器件的状态设置为就绪状态。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2013年I月18日在韩国知识产权局提交的韩国专利申请第10-2013-0005922号的优先权，其全部内容通过引用包括在此处。
此处描述的本专利技术构思涉及半导体存储器，更具体地，涉及非易失性存储器件、包括非易失性存储器件的存储系统、以及控制包括非易失性存储器件的存储系统的方法。
技术介绍
半导体存储器件可以是易失性或非易失性的。易失性半导体存储器件通常以在断电状态中丢失存储在其中的内容为特征，反之，非易失性半导体存储器件通常以在断电状态中保持存储在其中的内容为特征。快闪存储器是在电子工业中已经广泛采用的非易失性半导体存储器件的一个示例。快闪存储器可以用于在诸如计算机、蜂窝电话、PDA、数码相机、录像摄像机、录音机、MP3播放器、手持PC、游戏机、传真机、扫描仪、打印机等等的信息家电中存储大量声音、图像数据及其他数据。同时，在努力满足对高集成存储器件的持续需要的过程中，研究集中在开发以三维排列存储单元的非易失性存储器件(下文中，称为三维非易失性存储器件)。然而，由于伴随着三维非易失性存储器件的较大负载，在实现表现出高操作速度的器件方面遭遇挑战。
技术实现思路
本专利技术构思的实施例的一方面指向提供一种非易失性存储器件，其包括:单元阵列，包括在衬底上沿垂直方向延伸的多个单元串，所述多个单元串中的每一个中的存储单元由多条字线和多条位线控制。所述非易失性存储器件还包括:页缓冲器，连接到所述多条位线并且被配置成存储在感测操作中感测的单元阵列的数据；电压生成器，被配置成向所述多条字线和所述多条位线提供电压；以及输入/输出缓冲器，被配置成在数据转储操作中临时存储从页缓冲器接收到的感测数据并且向外部设备输出临时存储的数据。所述非易失性存储器件更进一步包括控制逻辑，被配置成在感测数据被转储到输入/输出缓冲器之后并且在所述单元阵列从所述感测操作的偏置电压的恢复被完成之前将所述非易失性存储器件的状态设置为就绪状态。本专利技术构思的实施例的另一方面指向提供一种存储系统，其包括非易失性存储器件，该非易失性存储器件被配置成响应于读命令感测和锁存被选存储单元的数据，输出锁存的数据作为读数据，以及在被选存储单元上的恢复操作完成之前将就绪/忙信号设置为就绪状态。所述存储系统还包括存储控制器，被配置成基于就绪/忙信号控制非易失性存储器件以使得输出读数据，以及在从就绪/忙信号被设置为就绪状态的时间点开始逝去参考时间之后发出下一命令。本专利技术构思的实施例的还一方面指向提供一种非易失性存储器件的控制方法，包括:向非易失性存储器件提供第一命令；检测非易失性存储器件的就绪/忙信号从忙状态到就绪状态变换的时间点；以及向非易失性存储器件提供第二命令。在就绪/忙信号从忙状态变换到就绪状态的时间点开始逝去参考时间之前禁止向非易失性存储器件发出第二命令。本专利技术构思的实施例的还一个方面指向提供一种存储系统的控制方法，其中所述存储系统包括存储控制器和非易失性存储器件。所述控制方法包括:从存储控制器向非易失性存储器件发送读命令；将非易失性存储器件的就绪/忙信号从就绪状态变换为忙状态；通过在非易失性存储器件的页缓冲器中锁存数据来感测非易失性存储器件的存储单元阵列的数据；将数据从页缓冲器转储到非易失性存储器件的输入/输出缓冲器；执行存储单元阵列的恢复操作；以及在完成存储单元阵列的恢复操作以前将非易失性存储器件的就绪/忙信号从忙状态变换为就绪状态。【附图说明】从以下参照附图的详细描述中，上述和其他方面和特征将变得清楚，贯穿不同的附图，相同的附图标记始终指代相同的部分，除非另有说明，并且其中:图1是根据本专利技术构思的实施例的非易失性存储器件的存储块BLKi的透视图；图2是根据本专利技术构思的实施例的存储块选择架构的示意性电路图；图3是示意地示出根据本专利技术构思的实施例的存储系统的框图；图4是示意地示出图3的存储系统的操作的示例的时序图；图5是示意地示出根据本专利技术构思的实施例的非易失性存储器件的框图；图6是示意地示出图5的非易失性存储器件的读操作的示例的时序图；图7是示意地示出图5的非易失性存储器件的状态生成器的示例的框图；图8是供描述根据本专利技术构思的实施例的非易失性存储器件的操作参考的流程图；图9是在描述与图5的非易失性存储器件相关联的操作示例时参考的流程图；图10是示出相对于由图9的存储控制器读请求的数据的数据大小的最少等待时间的不例的表；图11是在描述根据本专利技术构思的另一实施例的图5的非易失性存储器件的控制方法时参考的流程图；图12是在描述根据本专利技术构思的另一实施例的非易失性存储器件的操作时参考的流程图；图13是示意地示出根据本专利技术构思的另一实施例的存储系统的框图；图14是示意地示出非易失性存储器件对于第一读命令的响应的示例的时序图；图15是示意地示出非易失性存储器件对于第二读命令的响应的示例的时序图；图16是示意地示出根据本专利技术构思的还一实施例的存储系统的框图；图17是在描述图16的存储系统的操作示例时参考的流程图；图18是示出根据本专利技术构思的实施例的、包括固态驱动器的用户设备的框图；以及图19是示出根据本专利技术构思的实施例的存储卡系统的框图。【具体实施方式】将参照附图详细描述实施例。然而，本专利技术构思可以以多种不同的形式来具体实现，并且不应被解释为仅仅局限于所图示的实施例。相反，提供这些实施例作为例子，以使本公开全面和完整，并充分地向本领域技术人员传达本专利技术构思的概念。从而，关于本专利技术构思的一些实施例没有描述已知的处理、元件和技术。除非另作说明，遍及附图和写出的描述，相似的参考标记表示相似的元件，从而将不重复描述。附图中，为清楚起见，可能夸大了层和区域的大小及相对大小。将会理解，尽管此处可能使用词语“第一”、“第二”、“第三”等等来描述不同的元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受到这些词语的限制。这些词语仅仅用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因而，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分也可以被称为第二元件、第二组件、第二区域、第二层或第二部分而不会偏离本专利技术构思的教导。为了便于描述，此处可能使用空间关系词，如“在...之下”、“下方”、“下”、“下面”、“上方”、“上”等等，来描述图中示出的一个元件或特征与其他(多个)元件或(多个)特征的关系。将会理解，所述空间关系词意图涵盖除了附图中描绘的方向之外的、器件在使用或操作中的不同方向。例如，如果附图中的器件被翻转，则被描述为在其他元件或特征“下方”、“之下”或“下面”的元件的方位将变成在所述其他元件或特征的“上方”。因而，示例性词语“下方”和“下面”可以涵盖上方和下方两个方向。可以使器件具有其他方向(旋转90度或其他方向)，而此处使用的空间关系描述词应做相应解释。另外，还将理解，当一层被称为位于两层“之间”时，它可以是所述两层之间唯一的层，或者也可以存在一个或多个位于其间的层。此处使用的术语仅仅是为了描述特定实施例，并非意图限制本专利技术构思。如这里所使用的，单数形式“一”、“一个”、“所述”也意图包括复数形式，除非上下文明确地给出相反指示。还将理解，当在本说明书中使用词语“包括”和/或“包本文档来自技高网...

【技术保护点】
一种非易失性存储器件，包括：单元阵列，包括在衬底上沿垂直方向延伸的多个单元串，所述多个单元串中的每一个中的存储单元由多条字线和多条位线控制；页缓冲器，连接到所述多条位线并且被配置成存储在感测操作中感测的单元阵列的数据；电压生成器，被配置成向所述多条字线和所述多条位线提供电压；输入/输出缓冲器，被配置成在数据转储操作中临时存储从页缓冲器接收到的感测数据并且向外部设备输出临时存储的数据；以及控制逻辑，被配置成在感测数据被转储到输入/输出缓冲器之后并且在所述单元阵列从所述感测操作的偏置电压的恢复被完成之前，将所述非易失性存储器件的状态设置为就绪状态。

【技术特征摘要】
2013.01.18 KR 10-2013-00059221.一种非易失性存储器件，包括: 单元阵列，包括在衬底上沿垂直方向延伸的多个单元串，所述多个单元串中的每一个中的存储单元由多条字线和多条位线控制； 页缓冲器，连接到所述多条位线并且被配置成存储在感测操作中感测的单元阵列的数据； 电压生成器，被配置成向所述多条字线和所述多条位线提供电压； 输入/输出缓冲器，被配置成在数据转储操作中临时存储从页缓冲器接收到的感测数据并且向外部设备输出临时存储的数据；以及 控制逻辑，被配置成在感测数据被转储到输入/输出缓冲器之后并且在所述单元阵列从所述感测操作的偏置电压的恢复被完成之前，将所述非易失性存储器件的状态设置为就绪状态。2.如权利要求1所述的非易失性存储器件，其中所述控制逻辑被配置成向页缓冲器提供转储信号，以使得感测数据从页缓冲器转储到输入/输出缓冲器。3.如权利要求2所述的非易失性存储器件，其中所述控制逻辑包括: 状态生成器，被配置成响应于转储信号将状态设置为就绪状态。4.如权利要求1所述的非易失性存储器件，其中所述控制逻辑响应于读使能信号控制输入/输出缓冲器向外部设备输出感测数据。5.如权利要求1所述的非易失性存储器件，其中所述偏置电压是提供给单元阵列的字线、选择线、体区域、位线和公共源极线中的至少一个的读偏置电压。6.如权利要求1所述的非易失性存储器件，其中通过控制指示非易失性存储器件是忙状态还是就绪状态的就绪/忙信号来设置所述状态。7.如权利要求1所述的非易失性存储器件，其中通过响应于来自外部设备的状态读命令控制输出的状态数据的内容来设置所述状态。8.如权利要求1所述的非易失性存储器件，其中所述控制逻辑被配置成根据读模式在偏置电压的恢复操作之前或之后将状态设置为就绪状态。9.如权利要求8所述的非易失性存储器件，其中使用读命令选择所述读模式。10.如权利要求8所述的非易失性存储器件，其中使用设置特征命令选择所述读模式。11.一种存储系统，包括: 非易失性存储器件，被配置成响应于读命令感测和锁存被选存储单元的数据，输出锁存的数据作为读数据，以及在被选存储单元上的恢复操作完成之前将就绪/忙信号设置为就绪状态；以及 存储控制器，被配置成基于就绪/忙信号控制非易失性存储器件以使得输出读数据，以及在从就绪/忙信号被设置为就绪状态的时间点开始逝去参考时间之后发出下一命令。12.如权利要求11所述的存储系统，其中所述非易失性存储器件在执行恢复操作的同时输出读数据。13.如权利要求11所述的存储系统，其中所述读命令是第二类型的读命令， 其中当接收到第一类型的读命令时，所述非易失性存储器件在恢复操作完成之后将就绪/忙信号设置为就绪状态，以及 其中当接收到第二类型的读命令时，所述非易失性存储器件在恢复操作完成之前将就绪/忙信号设置为就绪状态。14.如权利要求13所述的存储系统，其中当接收到第二类型的读命令时，所述非易失性存储器件在读数据从页缓冲器转储到输入/输出缓冲器之后将就绪/忙信号设置为就绪状态。15....

【专利技术属性】
技术研发人员：郭东勋，尹铉竣，沈烔教，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR