包括非易失性存储设备的存储系统及其编程方法技术方案

一种存储系统及其编程方法。存储系统包括：非易失性存储设备；以及存储控制器，被配置为控制所述非易失性存储设备，使得通过第一编程模式和第二编程模式中的一个对与所述非易失性存储设备的所选择的行相连接的存储单元进行编程。在所述第一编程模式，将数目与最大页数目相对应的多个逻辑页存储在所述存储单元；以及在所述第二编程模式，使用与在所述第一编程模式中使用的不同的偏置条件将数目小于所述最大页数目的一个或多个逻辑页存储在所述存储单元。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2013年2月4日向韩国知识产权局提交的韩国专利申请N0.10-2013-0012514的优先权，特此通过引用并入其全部内容。
在此描述的专利技术概念涉及半导体存储器，更具体地涉及包括非易失性存储器的存储系统以及由包括非易失性存储器的存储系统执行的编程方法。
技术介绍
半导体存储设备可以是易失性的或非易失性的。易失性半导体存储设备通常具有在断电状态下丢失所存储的内容的特征，而非易失性半导体存储设备通常具有在断电状态下保持所存储的内容的特征。闪速存储器是非易失性半导体存储设备的一个示例，其已在电子工业中广泛采用。闪速存储器可以用于存储在诸如计算机、蜂窝电话、PDA、数字相机、可携式摄像机、语音记录器、MP3播放器、手持式PC、游戏机、传真机、扫描仪、打印机等的信息装置中的大量语音、图像数据和其他数据。同时，在努力满足对高度集成的存储设备的持续需求中，研究已关注于其中以三维来布置存储单元的非易失性存储设备(下面，称为三维(3D)非易失性存储设备)的开发。字线之间的干扰是在设计3D非易失性存储设备中必须解决的特定问题。然而，可以利用电荷捕获闪速(CTF)存储单元来增加单元大小，其能够大部分地缓解字线干扰。这可以允许在所谓的一次编程模式中在存储单元编程多位数据，在一次编程模式中，同时在存储单元编程多个数据位，这与在存储单元一次编程一位数据的阴影编程模式相反。
技术实现思路
本专利技术概念的实施例的一个方面旨在提供一种存储系统，其包括:非易失性存储设备，被配置为在编程周期期间用多位数据对存储单元进行编程；以及存储控制器，被配置为控制非易失性存储设备，使得依据写入命令通过第一编程模式和第二编程模式中的一个对与非易失性存储设备的所选择的行相连接的存储单元进行编程。在第一编程模式，将数目与最大页数目相对应的多个逻辑页存储在存储单元，以及在第二编程模式，使用与在第一编程模式中使用的不同的偏置条件将数目小于最大页数目的一个或多个逻辑页存储在存储单兀。本专利技术概念的实施例的另一个方面涉及提供一种存储系统，其包括:非易失性存储设备，包括存储单元阵列并且被配置为对与存储单元阵列的相同字线相连接的存储单元中的N个逻辑数据页进行编程，其中N是2或大于2的整数。存储系统进一步包括:存储控制器，被配置为接收外部提供的写入命令和请求写入的数据，并且以正常编程模式和伪编程模式中的所选择的一个来控制非易失性存储设备。在正常编程模式中，存储控制器控制非易失性存储器将请求写入的数据作为N位数据存储在与存储单元阵列的相同字线相连接的存储单元中。在伪编程模式中，存储控制器控制非易失性存储器将请求写入的数据作为小于N位的数据存储在与存储单元阵列的相同字线相连接的存储单元中。伪编程模式的至少一个偏置条件不同于正常编程模式的至少一个偏置条件，使得伪编程模式的编程速度大于正常编程模式的编程速度。本专利技术概念的实施例的又一个方面涉及提供一种存储系统，其包括:非易失性存储设备，包括由单级单元形成的第一存储器区域和由多级单元形成的第二存储器区域；以及存储控制器，被配置为控制所述非易失性存储设备，使得根据第一编程模式将从外部设备提供的数据存储在第一存储器区域以及将存储在第一存储器区域处的数据编程在第二存储器区域。所述存储控制器被配置为控制所述非易失性存储设备，使得基于第一存储器区域是否处于擦除状态，在第二编程模式下将请求写入的数据存储在第二存储器区域。在第一编程模式，在编程周期期间将多个页数据存储在所选择的存储单元；以及在第二编程模式，将大小小于所述多个页数据的数据编程在所选择的存储单元，第二编程模式的编程速度大于第一编程模式的编程速度。本专利技术概念的还一方面提供了一种非易失性存储设备的编程方法，其以一次编程模式对多个数据页进行编程。所述方法包括:将请求写入的数据的大小与参考大小进行比较；当请求写入的数据的大小小于参考大小时，向非易失性存储设备发布对请求写入的数据的伪编程命令；依据伪编程命令在伪编程模式下用请求写入的数据对所选择的存储单元进行编程；以及在映射表处从包括在所选择的存储单元中的多个逻辑页区当中映射出被伪编程模式排除的逻辑页区的页地址。根据伪编程模式形成的存储单元的编程状态具有与根据一次编程模式形成的特征阈值电压分布不同的特征阈值电压分布。本专利技术概念的实施例的另一个方面提供了一种非易失性存储设备的编程方法。非易失性存储设备包括第一存储器区域和第二存储器区域，根据一次编程模式将数据编程在第二存储器区域。所述编程方法包括:接收写入数据；以及确定第一存储器区域是否处于擦除状态。所述方法进一步包括:当确定第一存储器区域不处于擦除状态时，根据伪编程模式将写入数据编程在第二存储器区域的所选择的存储单元，而不在第一存储器区域缓冲写入数据；以及在映射表处从包括在所选择的存储单元中的多个逻辑页区映射出被伪编程模式排除的逻辑页区的页地址。根据伪编程模式形成的所选择的存储单元的特征阈值电压分布包括擦除状态和至少一个伪编程状态，该至少一个伪编程状态对应于所分配的逻辑页的读取电压的最宽的电压窗口。【附图说明】上述和其他方面和特征从下面的参考附图的详细描述将变得显而易见，其中在整个附图中相似的参考数字指代相同的部分，除非另外指定，并且其中:图1是示意性图示根据本专利技术概念的实施例的存储系统的框图；图2是在描述图1的控制器的编程模式判定方法的示例中用于参考的图；图3是示意性图示根据本专利技术概念的实施例的非易失性存储设备的框图；图4是在描述根据本专利技术概念的实施例的一次编程操作的示例的参考图；图5是在描述根据本专利技术概念的实施例的伪编程方法的示例中用于参考的图；图6是在描述根据本专利技术概念的实施例的存储控制器的操作的示例中用于参考的流程图；图7是在描述执行参考图6描述的伪编程操作的存储控制器的操作的示例中用于参考的流程图；图8A和8B是示意性图示根据本专利技术概念的实施例的伪编程操作的命令序列的示例的时序图；图9是示意性图示图1的映射表的示例的表；图10A、10B、10C和IOD是在描述根据本专利技术概念的实施例的伪编程方法的示例中用于参考的图；图11是在描述读取通过伪编程操作编程的存储单元的方法的示例中用于参考的时序图；图12A和12B是在描述对3位多级单元的伪编程方法的示例中用于参考的图；图13A和13B是在描述对3位多级单元的伪编程方法的另一示例中用于参考的图；图14A和14B是在描述对3位多级单元的伪编程方法的又一示例中用于参考的图；图15A和15B是在描述对4位多级单元的伪编程方法的示例中用于参考的图；图16A和16B是在描述对4位多级单元的伪编程方法的另一示例中用于参考的图；图17是在描述根据本专利技术概念的实施例的存储系统的操作的示例中用于参考的图；图18是图1的非易失性存储设备的存储块的示例的立体图；图19是在描述根据本专利技术概念的另一实施例的存储系统的示例中用于参考的图；图20是示意性图示图19的非易失性存储设备的示例的框图；图21是在描述图19的存储系统的操作的示例中用于参考的流程图；图22是在描述根据本专利技术概念的另一实施例的存储系统的操作的示例中用于参考的流程图；图23是图示根据本专利技术概念的实施例的包括固态驱动器的用户设备的框图；图24是图示根据本发本文档来自技高网...

【技术保护点】
一种存储系统，包括：非易失性存储设备，被配置为在编程周期期间利用多位数据对存储单元进行编程；存储控制器，被配置为控制所述非易失性存储设备，使得依据写入命令通过第一编程模式和第二编程模式中的一个对与所述非易失性存储设备的所选择的行相连接的存储单元进行编程；其中，在所述第一编程模式，将数目与最大页数目相对应的多个逻辑页存储在所述存储单元；以及其中，在所述第二编程模式，使用与在所述第一编程模式中使用的不同的偏置条件将数目小于所述最大页数目的一个或多个逻辑页存储在所述存储单元。

【技术特征摘要】
2013.02.04 KR 10-2013-00125141.一种存储系统，包括: 非易失性存储设备，被配置为在编程周期期间利用多位数据对存储单元进行编程； 存储控制器，被配置为控制所述非易失性存储设备，使得依据写入命令通过第一编程模式和第二编程模式中的一个对与所述非易失性存储设备的所选择的行相连接的存储单兀进行编程； 其中，在所述第一编程模式，将数目与最大页数目相对应的多个逻辑页存储在所述存储单元；以及 其中，在所述第二编程模式，使用与在所述第一编程模式中使用的不同的偏置条件将数目小于所述最大页数目的一个或多个逻辑页存储在所述存储单元。2.根据权利要求1所述的存储系统，其中，当在所述第一编程模式中映射所述存储单元的地址时，分别映射数目与所述最大页数目相对应的逻辑页；以及 其中在所述第二编程模式中映射出数目与所述最大页数目相对应的逻辑页中的至少一个。3.根据权利要求2所述的存储系统，其中，在所述第一编程模式，将两个逻辑页分配给所述存储单元；以及 其中，在所述第二编程模式，分配所述两个逻辑页中的MSB页以用于地址映射，以及映射出所述两个逻辑页中的 LSB页。4.根据权利要求3所述的存储系统，其中，在所述第二编程模式，将所述存储单元编程为具有擦除状态或第一伪编程状态。5.根据权利要求4所述的存储系统，其中，将第一伪编程状态分配为被布置在用于读取映射在所述存储单元上的逻辑页的读取电压中具有最宽电压窗口的读取电压之间。6.根据权利要求1所述的存储系统，其中，在所述第一编程模式，将三个逻辑页分配给所述存储单元；以及 其中，在所述第二编程模式，分配所述三个逻辑页中的LSB和MSB页中的一个以用于地址映射。7.根据权利要求6所述的存储系统，其中，在所述第二编程模式，将所述存储单元编程为具有擦除状态和第一伪编程状态。8.根据权利要求7所述的存储系统，其中，将第一伪编程状态中的每个分配为被布置在用于分别读取映射在所述存储单元上的逻辑页的读取电压中具有最宽电压窗口的读取电压之间。9.根据权利要求2所述的存储系统，其中，在所述第一编程模式，将三个逻辑页分配给所述存储单元；以及 其中，在所述第二编程模式，分配所述三个逻辑页中的LSB和MSB页以用于地址映射。10.根据权利要求9所述的存储系统，其中，在所述第二编程模式，将所述存储单元编程为具有擦除状态、第一伪编程状态、第二伪编程状态和第三伪编程状态中的一个。11.根据权利要求1所述的存储系统，其中，在所述第一编程模式，将四个逻辑页分配给所述存储单元；以及 其中，在所述第二编程模式，分配所述四个逻辑页中的LSB页以用于地址映射。12.根据权利要求11所述的存储系统，其中，在所述第二编程模式，将所述存储单元编程为具有擦除状态和第一伪编程状态。13.根据权利要求12所述的存储系统，其中，将第一伪编程状态分配为被布置在用于读取映射在所述存储单元上的逻辑页的读取电压中具有最宽电压窗口的读取电压之间。14.根据权利要求1所述的存储系统，其中，在所述第一编程模式，在映射表将四个逻辑页分配给所述存储单元；以及 其中，在所述第二编程模式，分配所述四个逻辑页中包括MSB页的至少两个逻辑页以用于地址映射。15.根据权利要求14所述的存储系统，其中，在所述第二编程模式，将所述存储单元编程为具有擦除状态、第一伪编程状态、第二伪编程状态和第三伪编程状态中的一个。16.根据权利要求1所述的存储系统，其中，所述偏置条件包括下述中的至少一个:编程电压的递增、起始编程电压、验证电压脉冲的数目以及第一和第二编程模式中的每一个的编程循环的数目。17.一种存储系统，包括: 非易失性存储设备，包括存储单元阵列并且被配置为对与所述存储单元阵列的相同字线相连接的存储单元中的N个逻辑数据页进行编程，其中N是2或大于2的整数； 存储控制器，被配置为接收外部提供的写入命令和请求写入的数据，并且以正常编程模式和伪编程模式中的所选择的一个来控制所述非易失性存储设备， 其中，在所述正常编程模式中，所述存储控制器控制所述非易失性存储器将请求写入的数据作为N位数据存储在与所述存储单元阵列的相同字线相连接的存储单元中，以及 其中，在所述伪编程模式中，所述存储控制器控制所述非易失性...

【专利技术属性】
技术研发人员：郭东勋，朴起台，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR