本发明提供了一种半导体结构。该半导体结构包括半导体衬底；形成在半导体衬底中的隔离部件；形成在所述半导体衬底中的第一有源区和第二有源区，其中所述第一有源区和第二有源区在第一方向延伸并且通过所述隔离部件彼此分隔；以及设置在隔离部件上的伪栅极...

一种结构包括第一管芯、第二管芯、第三管芯和第四管芯。第一管芯和第二管芯均具有第一表面和第二表面。第一导电连接器连接至第一管芯和第二管芯的第一表面，以及第二导电连接器连接至第一管芯和第二管芯的第二表面。中介板位于第一管芯和第二管芯的上方。...

一种三维集成电路(3DIC)包括具有至少一个有源器件的顶部芯片和具有导电布线层和通孔的中介层。3DIC进一步包括：多个导电连接器，被配置成电连接顶部芯片和中介层。3DIC进一步包括：顶部芯片或中介层中的至少一个上方的导电线。导电线沿着平...

本发明公开了封装组件和形成封装组件的方法，其中，该封装组件包括通过互连接合结构电连接至衬底的半导体管芯。半导体管芯包括上覆半导体衬底的凸块以及上覆半导体衬底并与凸块的第一部分物理接触的模塑料层。衬底包括位于导电区域上的不流动底部填充层。...

本发明涉及多芯片扇出型封装及其形成方法，其中，该封装包括：管芯，位于管芯顶面的导电焊盘；柱状凸块，位于导电焊盘上方并与导电焊盘连接；以及再分布线，位于柱状凸块上方并与柱状凸块连接。电连接件位于再分布线上方并与再分布线电耦合。

提供一种用于封装半导体管芯的系统和方法。一个实施例包括具有第一接触和第二接触的第一封装。后接触材料形成于第一接触上以便调整在接触焊盘与传导块之间的接合的高度。在另一实施例中，传导柱用来控制在接触焊盘与外部连接之间的接合的高度。

一种集成电路封装组件包括：第一集成电路封装件和设置在第一集成电路封装件下方的第二集成电路封装件。焊料凸块设置在第一集成电路封装件和第二集成电路封装件之间，在第一集成电路封装件和第二集成电路封装件之间提供电信号连接。至少一个支撑结构设置在...

一种方法包括：在第三封装元件的顶面上接合第一封装元件和第二封装元件；及分配聚合物。该聚合物包括：位于第一封装元件和第三封装元件之间的间隔中的第一部分；位于第二封装元件和第三封装元件之间的间隔内的第二部分；及位于第一封装元件和第二封装元件...

本发明涉及新相干多侧边电磁体。在一些实施例中，本公开涉及等离子体处理系统，其生成具有与工件大小无关的最大强度的磁场。等离子体处理系统具有多个侧边电磁体，其具有与工件大小无关的大小。侧边电磁体定位在被配置为容纳半导体工件的处理器的外围的周...

本发明涉及存储电路和将数据写入存储电路的方法。该电路包括第一节点、第二节点、存储单元、第一数据线、第二数据线和写驱动器。存储单元连接至第一节点和第二节点，并通过第一节点处的第一电压和第二节点处的第二电压供电。第一数据线和第二数据线连接至...

根据一组设计规则生成半导体部件的最优布局的方法包括：对于包括一个或多个半导体部件的单位单元，生成多个结构，每一个都满足一些设计规则但不是所有设计规则。对于每个结构，检查作为单位单元的重复图案的布局是否满足剩余的设计规则。在满足所有设计规...

本公开涉及CVD共形真空/抽吸引导设计和用于引导室内的气流的引导元件。引导元件包括结构、一个或多个入口、出口和传输区。一个或多个入口形成在结构的第一侧上。入口具有根据去除速率选择的入口尺寸，以减轻室内的气流变化。出口位于与结构的第一侧相...

本发明涉及被配置成加热半导体衬底或晶圆的物理汽相沉积系统。在一些实施例中，所公开的物理汽相沉积系统包括至少一个热源，热源具有加热衬底的一个或多个灯模块。屏蔽装置可以将灯模块和衬底分离。在一些实施例中，屏蔽装置包括一体式装置或分体式装置。...

一种器件包括具有第一和第二注入区的半导体衬底以及在第一掺杂类型的第一和第二注入区之上及它们之间的电极。接触结构与所述第一和第二注入区以及电极直接接触。第三注入区具有与所述第一掺杂类型不同的第二掺杂类型。块状接触件提供在所述第三注入区上。...

一种具有伪栅极的LDMOS晶体管包括：形成在衬底的上方的延伸漂移区；形成在延伸漂移区中的漏极区；形成在延伸漂移区中的沟道区；形成在沟道区中的源极区及形成在延伸漂移区的上方的介电层。具有伪栅极的LDMOS晶体管还包括：形成在沟道区的上方的...

一种器件，包括：第一HVMOS器件和第二HVMOS器件，每一个HVMOS器件都包括半导体衬底上方的栅电极，其中，第一HVMOS器件和第二HVMOS器件的栅电极分别具有第一栅极长度和第二栅极长度，且第二栅极长度大于第一栅极长度。第一HVM...

本发明公开了一种器件，该器件包括衬底、在所述衬底的顶面的隔离区，以及在所述隔离区上方的半导体鳍状件。半导体鳍状件具有小于大约的鳍状件高度，其中鳍状件高度从半导体鳍状件的顶面到隔离区的顶面测量得到。本发明还公开了控制FinFET结构中的鳍...

公开了静态随机存取存储器（SRAM）单元和SRAM单元阵列。在一个实施例中，SRAM单元包括上拉晶体管。上拉晶体管包括鳍式场效应晶体管（FinFET），其具有半导体材料的鳍。有源区域设置在鳍内。接触件设置在上拉晶体管的有源区域的上方。接...

用于较薄堆叠封装件(“PoP”)结构的方法和装置。一种结构包括：第一集成电路封装件，该第一集成电路封装件包括安装在第一基板上的至少一个集成电路器件和从底面延伸的多个堆叠封装连接件；以及第二集成电路封装件，该第二集成电路封装件包括安装在第...

本发明公开了一种独立的通孔组件(TAV)模块，所述模块包括衬底，以及从所述衬底的表面延伸进入所述衬底的导电通孔。所述TAV模块没有与所述导电通孔的每一个的一端都接触的导电部件。本发明还公开了通孔组件模块及其形成方法。