SRAM单元和阵列制造技术

公开了静态随机存取存储器（SRAM）单元和SRAM单元阵列。在一个实施例中，SRAM单元包括上拉晶体管。上拉晶体管包括鳍式场效应晶体管（FinFET），其具有半导体材料的鳍。有源区域设置在鳍内。接触件设置在上拉晶体管的有源区域的上方。接触件是在第一方向上设置的槽式接触件。在第二方向上设置上拉晶体管的有源区域。第二方向不与第一方向垂直。

【技术实现步骤摘要】
SRAM单元和阵歹Ij
本专利技术一般地涉及半导体
，更具体地来说，涉及SRAM单元和阵列。
技术介绍
作为实例，半导体器件被用于各种电子应用，诸如个人计算机、手机、数码相机和 其他电子设备。通常通过在半导体衬底的上方顺序沉积绝缘层或介电层、导电层和半导体 材料层以及使用光刻对各种材料层进行图案化以在其上形成电路部件和元件来制造半导 体器件。存储器件是用于存储数字信息的半导体器件。一种类型的存储器件是静态随机存 取存储器(SRAM)器件，其是不要求如动态随机存取存储器(DRAM)器件的周期性刷新来存 储信息的存储器件。SRAM器件使用双稳态锁存电路来存储数据位。一些最近的SRAM器件 的设计将鳍式场效应晶体管(FinFET)作为SRAM单元的晶体管器件。FinFET是具有在集成 电路的半导体表面外垂直凸起的鳍式半导体沟道的晶体管结构。半导体工业持续通过不断减小最小部件尺寸来提高各种电子部件的集成密度，这 允许更多的部件集成到给定面积中。在许多应用中期望减小SRAM单元的大小，以提高器件 性能、减小功率要求和允许更多的SRAM单元位于集成电路管芯上的给定量的表面积内。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种静态随 机存取存储器(SRAM)单元，包括:上拉晶体管，所述上拉晶体管包括鳍型场效应晶体管 (FinFET)，所述上拉晶体管包括半导体材料的鳍、设置在所述鳍内的有源区域；以及接触 件，设置在所述上拉晶体管的所述有源区域的上方，其中，所述接触件包括在第一方向上设 置的槽式接触件，所述上拉晶体管的所述有源区域设置在第二方向上，其中，所述第二方向 不与所述第一方向垂直。在该SRAM单元中，所述第二方向被定位为相对于所述第一方向具有大约35至50 度的夹角。在该SRAM单元中，所述上拉晶体管包括P沟道金属氧化物半导体(PMOS)器件，其 中，所述上拉晶体管包括第一上拉晶体管，所述接触件包括第一接触件，所述SRAM单元还 包括:第二上拉晶体管，包括FinFET ;以及第二接触件，设置在所述第二上拉晶体管的有源 区域的上方，其中，所述第二接触件包括在所述第一方向上设置的槽式接触件，其中，在第 三方向上设置所述第二上拉晶体管的有源区域，其中，所述第三方向不与所述第一方向垂 直。在该SRAM单元中，所述第一上拉晶体管的鳍包括第一鳍，所述第二上拉晶体管的 鳍包括第二鳍，所述第一鳍和所述第二鳍在有源区域中包括弯曲形状，所述SRAM单元还包 括:第一下拉晶体管，连接至所述第一上拉晶体管；第二下拉晶体管，连接至所述第二上拉 晶体管；第一传输门晶体管，连接至所述第一下拉晶体管；以及第二传输门晶体管，连接至所述第二下拉晶体管，其中，所述第一传输门晶体管的有源区域和所述第一下拉晶体管的有源区域包括半导体材料的第三鳍，所述第二传输门晶体管的有源区域和所述第二下拉晶体管的有源区域包括半导体材料的第四鳍，以及其中，所述第三鳍和所述第四鳍基本上平直并且分别设置在所述第一鳍和所述第二鳍的任一侧。根据本专利技术的另一方面，提供了一种静态随机存取存储器(SRAM)单元，包括 第一反相器，包括第一 η型器件和第一 ρ型器件，所述第一 η型器件和所述第一 ρ型器件包括鳍型金属氧化物半导体场效应晶体管(M0SFET)，所述第一 ρ型器件在有源区域中包括弯曲状布局；第一栅电极，设置在所述第一 P型器件的有源区域的上方；第二反相器，包括第二 η型器件和第二 P型器件，所述第二 η型器件和所述第二 ρ型器件包括鳍型M0SFET，所述第二P型器件在有源区域中包括弯曲状布局；以及第二栅电极，设置在所述第二 P型器件的有源区域的上方，其中，所述第一反相器的输出端连接至所述第二反相器的输入端，以及所述第二反相器的输出端连接至所述第一反相器的输入端。在该SRAM单元中，所述第一 η型器件包括具有漏极的至少一个鳍型M0SFET，所述第二 η型器件包括具有漏极的至少一个鳍型M0SFET，其中，所述第一 ρ型器件和所述第二 ρ型器件都包括漏极，所述SRAM单元还包括:第一加长接触件，将所述第一 η型器件的漏极和所述第一 P型器件的漏极连接在一起；以及第二加长接触件，将所述第二 η型器件的漏极和所述第二 P型器件的漏极连接在一起。 在该SRAM单元中，所述第一加长接触件将所述第一 η型器件的漏极节点和所述第一 P型器件的漏极节点连接在一起，其中，所述第一 P型器件的源极电连接至Vdd节点,所述第一 η型器件的源极电连接至Vss节点，以及其中，所述Vdd节点与所述Vss节点之间的第一距离比所述第一η型器件的漏极节点与所述第一ρ型器件的漏极节点之间的第二距离大至少约20%。该SRAM单元还包括:第一传输门晶体管，连接至所述第一反相器；第二传输门晶体管，连接至所述第二反相器；位线和字线，连接至所述第一传输门晶体管；位线条和字线，连接至所述第二传输门晶体管；Vss线，连接至所述第一 η型器件和所述第二 η型器件；以及Vdd线，连接至所述第一 ρ型器件和所述第二 ρ型器件。在该SRAM单元中，所述第一` P型器件或所述第二 P型器件包括上拉晶体管，所述上拉晶体管包括具有第一宽度的源极区域或漏极区域以及具有第二宽度的沟道区域，其中，所述第二宽度比所述第一宽度窄至少约10%。在该SRAM单元中，所述SRAM单元包括具有χ间距和y间距的位单元，其中，所述第一 P型器件包括第一上拉晶体管，所述第一上拉晶体管包括设置在第一鳍内的鳍型有源区域上方的第一栅电极，所述第一 η型器件包括第一下拉晶体管，所述第一下拉晶体管包括设置在第二鳍内的鳍型有源区域上方的所述第一栅电极，其中，所述SRAM单元还包括第一传输门晶体管，所述第一传输门晶体管包括设置在所述第二鳍内的鳍型有源区域上方的第二栅电极，其中，所述第二 P型器件包括第二上拉晶体管，所述第二上拉晶体管包括设置在第三鳍内的鳍型有源区域上方的第三栅电极，所述第二 η型器件包括第二下拉晶体管，所述第二下拉晶体管包括设置在第四鳍内的鳍型有源区域上方的所述第三栅电极，其中，所述SRAM单元还包括第二传输门晶体管，所述第二传输门晶体管包括设置在所述第四鳍内的鳍型有源区域上方的第四栅电极，其中，所述第一栅电极、所述第二栅电极、所述第三栅电极和所述第四栅电极的布线方向包括第一方向，以及设置在所述第一栅电极下方的第 一鳍内的鳍型有源区域的布线方向包括第二方向，所述第二方向不同于所述第一方向，所 述第二方向不与所述第一方向垂直。在该SRAM单元中，每个位单元还包括:位线、位线条、字线、CVdd线和CVss线,其 中，所述位线和所述位线条的布线方向包括第三方向，所述字线的布线方向包括第四方向， 其中，所述第四方向基本上与所述第一方向平行，所述第三方向基本上与所述第一方向垂 直，并且所述第二方向与所述第一方向的交叉角包括大约35至80度范围内的角度。根据本专利技术的又一方面，提供了一种静态随机存取存储器(SRAM)单元阵列，具有 以多行和多列配置的多个SRAM单元，所述SRAM单元阵列包括:Vdd线和Vss线，用于向所 述多个SRAM单元提供电能；多条位线和多个位线条，用于访问所述多列中的列；以及多条 字线，用于访问所述多行中的行本文档来自技高网...

【技术保护点】
一种静态随机存取存储器（SRAM）单元，包括：上拉晶体管，所述上拉晶体管包括鳍型场效应晶体管（FinFET），所述上拉晶体管包括半导体材料的鳍、设置在所述鳍内的有源区域；以及接触件，设置在所述上拉晶体管的所述有源区域的上方，其中，所述接触件包括在第一方向上设置的槽式接触件，所述上拉晶体管的所述有源区域设置在第二方向上，其中，所述第二方向不与所述第一方向垂直。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：