一种半导体结构包括带有多个管芯区域的模块、多个布置在衬底上的发光器件，使得每个管芯区域都包括一个发光器件以及处在模块上并且利用胶粘附在衬底上的透镜。透镜板包括多个微透镜，每个都与一个管芯区域相对应，并且在每一个管芯区域处胶都通过相应的一...

本发明提供了一种电路，包括：第一电源节点，被配置为承载电压K·VDD；第二电源节点，被配置为承载零参考电平；输出节点；K个P型晶体管，串联连接在第一电源节点和输出节点之间；以及K个N型晶体管，串联连接在第二电源节点和输出节点之间。K个P...

本发明的实施例包括半导体封装件及其形成方法。实施例是一种半导体封装件，其包括含有一个或多个管芯的第一封装件和通过第一组连接件接合至第一封装件的第一面的封装衬底。该半导体封装件还包括安装至第一封装件的第一面的表面贴装器件，该表面贴装器件基...

本发明提供了一种场效应晶体管(FET)结构。在一些实施例中，场效应晶体管(FET)结构包括第一半导体结构和栅极结构。第一半导体结构包括沟道区以及源极区和漏极区。源极区和漏极区分别形成在沟道区的相对两端。栅极结构包括中心区和基脚区。中心区...

本发明提供了一种系统和方法，该方法包括：提供集成电路设计的布局；通过处理器由该布局生成多个多重图案化分解；确定第一掩模和第二掩模之间的最大掩模位移；以及使用由最大掩模位移所限定的范围内的一个或多个掩模位移，对用于多个多重图案化分解中的每...

本发明提出了一种形成集成电路封装件的方法。第一多个第一层堆叠件被安装在衬底上，其中，衬底具有与第一层堆叠件中的每一个堆叠件均相应的一个或多个接触焊盘并且具有与第一层堆叠件中的每一个堆叠件均相配套的一个或多个探测焊盘。电测试第一层堆叠件中...

本发明提供了一种用于形成多层势垒的方法，包括在衬底上方形成导线，在导线上方沉积介电层，在介电层中形成插塞开口，通过多个沉积工艺和相应的等离子体处理工艺形成多层势垒。

本发明涉及一种比传统基线工艺要求更少的处理步骤的分栅式存储器件及其制造方法。在牺牲间隔件的周围形成字栅极/选择栅极(SG)对。形成的SG结构具有可识别的非平面的顶面。覆盖选择栅极的间隔层也与SG顶面的形状一致。设置在栅极间介电层之上以及...

本发明的晶圆传输盒包括：主体；被主体封闭的主隔室，主隔室用于提供受控环境；位于主隔室内的保持器件，保持器件用于持有多个半导体晶圆；顶部锁闭机构配置为连接至其他盒或高架提升传输(OHT)系统的载体机构；底部锁闭机构配置为连接至其他盒，底部...

本发明提供了组合栅极基准电压源及其使用方法。基准电压源，该基准电压源包括配置为接收第一电流的组合栅极晶体管。该基准电压源还包括配置为接收第二电流的第一晶体管，该第一晶体管具有第一泄漏电流，其中，该第一晶体管以Vgs差分布置的方式与组合栅...

本发明提供了一种凸块下金属化结构及其形成方法。凸块下金属化结构具有从上向下看呈圆形或者相邻边之间的角大于90°的多边形的再分布通孔。因此，本发明能够改进之后形成的金属层的阶梯覆盖。

本发明提供了一种半导体器件及其形成方法。半导体器件包括位于第一开口内的第一层上方的铜填料。第一层包括钴和钨。包括钴和钨的第三层位于铜填料和第一层的上方。包括钴和钨的第一层比不具有钴或钨的第一层具有更光滑的侧壁。更光滑的侧壁降低了铜填料内...

本发明提供了晶体管的应变引发方案。晶体管器件包括设置在半导体衬底的沟道区上方的栅极结构。源极/漏极凹槽沿着栅极结构的侧面布置在半导体衬底中。掺杂的硅锗(SiGe)区设置在源极/漏极凹槽内并且具有与沟道的掺杂类型相反的掺杂类型。未掺杂的S...

本发明的实施例包括器件及其形成方法。一个实施例涉及一种器件，该器件包括：位于衬底的第一侧上方的阻焊涂层、通过第一连接件接合至衬底的第一侧的管芯的有源表面、以及通过第二组连接件安装至管芯的表面安装器件，表面安装器件位于管芯和衬底的第一侧之...

本发明的一些实施例涉及一种形成晶体管或其他半导体器件的源极/漏极自对准接触件的方法。该方法包括在衬底上方形成一对栅极结构，以及在该对栅极结构之间形成源极/漏极区。该方法还包括形成布置在源极/漏极区上方并且横向布置在该对栅极结构的邻近的侧...

一种用于制造半导体器件的方法包括：在衬底中形成两个隔离结构以在衬底中限定位于两个隔离结构之间的鳍结构。形成桥接上述两个隔离结构并位于鳍结构上方的伪栅极和间隔件。利用伪栅极和间隔件作为掩膜来蚀刻上述两个隔离结构，以在上述两个隔离结构中形成...

本发明提供了半导体结构及其制造方法。半导体结构包括衬底和金属栅极。金属栅极包括金属填充层并设置在衬底上方。半导体结构还包括金属填充层上方的介电材料并且将金属填充层与导电线路间隔开。导电线路位于介电材料上方。半导体结构还包括纵向延伸穿过介...

一种装置，包括存储器位单元、第一电流源以及电连接到存储器位单元和第一电流源的电流比较器。第一晶体管具有电连接到第一电压供给节点的第一端、电连接到控制器的控制端、以及电连接到存储器位单元和电流比较器的第二端。读出放大器电连接到电流比较器和...

本发明提供了一种集成电路结构，该集成电路结构包括衬底、低电压器件和高电压器件。低电压器件具有从第一外延结构到邻近的栅叠层的第一直线距离；以及高电压器件具有从第二外延结构到邻近的栅叠层的第二直线距离。高电压器件的第二直线距离大于低电压器件...

本发明提供了具有不同宽度的栅极结构及其制造方法。提供了半导体器件结构及其制造方法的实施例。半导体器件结构包括衬底和形成在衬底上方的第一金属栅极结构。第一金属栅极结构具有第一宽度。半导体器件结构进一步包括邻近第一金属栅极结构形成的第一接触...