晶体管的应变引发方案制造技术

技术编号:11902139 阅读:70 留言:0更新日期:2015-08-19 14:24
本发明专利技术提供了晶体管的应变引发方案。晶体管器件包括设置在半导体衬底的沟道区上方的栅极结构。源极/漏极凹槽沿着栅极结构的侧面布置在半导体衬底中。掺杂的硅锗(SiGe)区设置在源极/漏极凹槽内并且具有与沟道的掺杂类型相反的掺杂类型。未掺杂的SiGe区也设置在源极/漏极凹槽内。未掺杂的SiGe区位于掺杂的SiGe区之下并且在源极/漏极凹槽内的不同位置处包括不同的锗浓度。

【技术实现步骤摘要】

以下公开内容涉及半导体制造方法。具体地,以下公开内容涉及用于形成半导体 器件的接触件的方法。
技术介绍
半导体工业通过根据摩尔定律缩放集成芯片(IC)组件的最小部件尺寸来不断地 改进集成芯片的性能。然而,近年来,一些IC组件的缩放已经变得越来越难。为了缓解缩 放的需求,半导体工业已经在寻找改进集成芯片的性能的其他方式。 应变工程通常用于改进晶体管器件的性能。例如,通过在PMOS晶体管的沟道区上 诱导产生压应力,晶体管的迁移率和性能得以改进。通过将应变工程用于改进晶体管性能, 缓解了缩放集成芯片设计(例如,进一步减小栅极电介质厚度)的需求。
技术实现思路
为了解决现有技术中所存在的缺陷,根据本专利技术的一方面,提供了一种晶体管器 件,包括:栅极结构,设置在半导体衬底上;源极/漏极凹槽,沿着所述栅极结构的侧面布置 在所述半导体衬底中;掺杂的应变引发区,设置在所述源极/漏极凹槽内,所述掺杂的应变 引发区包括掺杂有n型或P型掺杂剂杂质的化合物半导体材料;以及未掺杂的应变引发区, 在所述源极/漏极凹槽内设置在所述掺杂的应变引发区之下,所述未掺杂的应变引发区包 括所述化合物半导体本文档来自技高网...

【技术保护点】
一种晶体管器件,包括:栅极结构,设置在半导体衬底上;源极/漏极凹槽,沿着所述栅极结构的侧面布置在所述半导体衬底中;掺杂的应变引发区,设置在所述源极/漏极凹槽内,所述掺杂的应变引发区包括掺杂有n型或p型掺杂剂杂质的化合物半导体材料;以及未掺杂的应变引发区,在所述源极/漏极凹槽内设置在所述掺杂的应变引发区之下,所述未掺杂的应变引发区包括所述化合物半导体材料,并且元素的化学计量在所述未掺杂的应变引发区内的不同位置处不同。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:郭紫微宋学昌李昆穆李启弘李资良
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1