本发明公开一种制造具有无掺杂沟道的MOSFET的方法。所述方法包括：在衬底上制造具有伪多晶硅栅极、伪层间(IL)氧化物和掺杂沟道的半导体结构。所述方法还包括去除伪多晶硅栅极和伪IL氧化物以暴露掺杂沟道、从衬底上的区域去除掺杂沟道、在衬底...

本发明提供了一种封装件，该封装件包括拐角、器件管芯、位于器件管芯下面的多条重分布线以及电连接至多条重分布线的多个金属焊盘。多个金属焊盘包括最接近拐角的拐角金属焊盘，其中，拐角金属焊盘是具有基本上指向封装件的中心的鸟喙方向的面心焊盘。多个...

本发明涉及形成具有减小的泄漏电流的电阻式随机存取存储器(RRAM)单元的方法和相关的装置。在一些实施例中，该方法通过以下步骤实施：使用至少形成底电极的顶部的原子层沉积(ALD)工艺在下金属互连层上方形成底电极；随着底电极的顶部的形成，在...

本发明提供了一种集成电路结构，包括：半导体衬底；位于半导体衬底上方的半导体鳍；位于半导体鳍的顶面和侧壁上的栅叠件；位于栅叠件一侧的源极/漏极区；以及环绕源极/漏极区的一部分的接触插塞。本发明还提供了一种形成集成电路结构的方法。

本发明提供了一种半导体器件及其形成方法。该半导体器件包括鳍的第一有源区上方的第一金属合金和鳍的第二有源区上方的第二金属合金。导电层位于鳍的沟道区上方。半导体层位于导电层上方。与没有这种导电层或导电层上方的半导体层的沟道区相比，沟道区上方...

本发明提供了半导体器件及其制造方法。根据实施例，第一半导体管芯和第二半导体管芯接合至第一衬底。在第一半导体管芯和第二半导体管芯的上方并且在它们之间形成保护盖。将密封剂布置在保护盖的上方，并且去除密封剂的部分以露出保护盖，或者可选地露出第...

本发明公开了一种半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法可以包括提供具有凹槽的衬底；在凹槽内外延地形成包括掺杂的半导体材料的第一层；以及在凹槽的至少一部分的上方外延地形成包括未掺杂的半导体材料的第二层。

本发明涉及一种具有包括被配置为向外延沟道区提供应力的错位应力记忆(DSM)区的外延源极和漏极区的晶体管器件，及其形成方法。晶体管器件具有设置在半导体衬底上方的外延堆叠件以及设置在外延堆叠件上方的栅极结构。沟道区延伸至位于栅极结构的相对侧...

本发明提供一种接合方法，包含提供一含工作件基座的基材载具，并放置多个第一工作件至这些工作件基座中。举起并放置多个第二工作件，这些第二工作件的每一者皆置于这些第一工作件的其中一者上。接着，回焊这些第一及第二工作件之间的焊料凸块，以同时相互...

本发明的实施例提供了一种半导体结构，包括衬底，从衬底暴露的导电互连件，覆盖衬底和导电互连件的部分的钝化件，设置在钝化件上方并且与导电互连件的暴露部分接触的凸块下金属(UBM)焊盘，以及设置在UBM焊盘上方的导体，其中，导体包括顶面、从顶...

本发明提供了一种嵌入在先进的逻辑电路中的非易失性存储器及其形成方法。在非易失性存储器中，字线和擦除栅极的顶面低于控制栅极的顶面。此外，在实施自对准硅化工艺之前字线和擦除栅极被介电材料围绕。因此，在字线和擦除栅极上不能形成金属硅化物以在随...

本发明提供了一种半导体器件，用于感测入射光，并且该半导体器件包括衬底、器件层、半导体层和滤色镜层。器件层设置在衬底上并且包括感光区域。半导体层覆盖器件层并且具有第一表面和与第一表面相对的第二表面。第一表面邻近器件层。半导体层包括位于第二...

本发明提供了一种集成电路结构，该集成电路结构包括半导体衬底；延伸到半导体衬底内的绝缘区，绝缘区包括第一顶面和低于第一顶面的第二顶面；位于绝缘区的第一顶面上方的半导体鳍；位于半导体鳍的顶面和侧壁上的栅叠层以及位于栅叠层的侧部的源极/漏极区...

本发明提供了半导体器件及其形成方法。半导体器件包括位于鳍的沟道部分上方的栅极。鳍包括具有第一有源区顶面的鳍的第一有源区和具有第二有源区顶面的鳍的第二有源区，其中，第一有源区顶面与浅沟槽隔离(STI)的第一STI部分的第一STI顶面共平面...

本发明提供了一种芯片，包括：半导体衬底、至少部分位于半导体衬底内的集成电路以及位于集成电路上方的表面介电层。多个金属焊盘基本上均匀地分布在芯片的基本上整个表面上。多个金属焊盘的顶面与表面介电层的顶面在同一水平面上。多个金属焊盘包括有源金...

公开了一种用于调整曝光强度来减少不期望的光刻效果的方法和系统。在一些示例性实施例中，光刻方法包括接收掩模和工件。确定照明图案相对于掩模的定向，以及根据该定向调整照明图案的强度分布。根据照明图案和强度分布将掩模暴露于辐射。利用产生自曝光掩...

本发明提供了一种方法，包括从布局设计中提取一个或多个布局图案的多重图案化组分配信息。该布局设计对应于电路设计，而一个或多个布局图案对应于电路设计的节点。硬件处理器判断提取的多重图案化组分配信息是否符合节点的多重图案化组分配条件集。本发明...

一种集成电路设计方法包括：基于电路部件并联连接的判定，提取与集成电路(IC)的电路部件相关联的并联参数。该方法还包括：生成描述电路部件的并行网表，并行网表包括并联参数。通过确定IC的性能容量的仿真来考虑并联参数。本发明还公开了集成电路设...

鳍式场效应晶体管(FinFET)实施例包括从半导体衬底向上延伸的鳍和栅极堆叠件。该鳍包括沟道区。栅极堆叠件设置在沟道区的侧壁上方并且覆盖沟道区的侧壁。沟道区包括至少两种不同的半导体材料。本发明还提供了组合FinFET及其形成方法。

本发明的实施例提供了一种互连结构，其包括：衬底；位于衬底上方的第一导电部件；位于第一导电部件上方的第二导电部件；以及围绕第一导电部件和第二导电部件的介电层。第一导电部件的宽度和第二导电部件的宽度介于10nm与50nm之间。本发明的实施例...