台湾积体电路制造股份有限公司专利技术

台湾积体电路制造股份有限公司共有17109项专利

  • 一种制造三维集成电路的方法,包括:提供晶圆叠层,其中,将多个半导体管芯安装在第一半导体管芯上方;将模塑料层形成在第一半导体管芯的第一面上方,其中,将多个半导体管芯内嵌在模塑料层中。方法进一步包括:研磨第一半导体管芯的第二面直到暴露多个通...
  • 一种制造三维集成电路的方法,包括:提供晶圆叠层,其中,将多个半导体管芯安装在第一半导体管芯上方;将模塑料层形成在第一半导体管芯的第一面上方,其中,将多个半导体管芯内嵌在模塑料层中。方法进一步包括:研磨第一半导体管芯的第二面直到暴露多个通...
  • 本发明是有关于一种半导体元件,在一实施方式中,此半导体元件为一种高电位金氧半导体(HVMOS)元件。此元件包括半导体基板和形成在此半导体基板上的栅极结构。此栅极结构包括具有第一厚度的第一部分以及具有第二厚度的第二部分且第二厚度大于第一厚...
  • 一种用于集成电路的结构和制造集成电路的方法
    本发明公开了用于具有减小的接触电阻的集成电路的结构。该结构包括衬底、沉积在衬底上的覆盖层、沉积在覆盖层上的介电层、以及嵌入在介电层中的沟槽。该沟槽包括沉积在沟槽的侧壁上的TaN层,其中,TaN层具有大于钽的氮浓度;沉积在TaN层上的Ta...
  • 本发明提供了一种半导体结构的机制,该半导体结构具有位于重分布层下方的复合阻挡层。半导体结构包括:衬底、钝化层、复合阻挡层以及重分布层(RDL),衬底包括位于衬底上的顶部金属层;钝化层位于顶部金属层上方并且具有位于其中并暴露顶部金属层的开...
  • FinFET器件的结构和形成方法
    本发明的实施例提供了半导体器件,该半导体器件包括半导体衬底和位于半导体衬底上方的隔离结构。半导体器件还包括位于半导体衬底上方的第一外延鳍和第二外延鳍,并且第一外延鳍和第二外延鳍从隔离结构中突出。半导体器件还包括位于第一外延鳍和第二外延鳍...
  • 本文公开了一种形成具有掺杂的金属氧化物中间层的金属与半导体接触件的方法。在半导体衬底的顶面上形成绝缘层,目标区位于半导体衬底的顶面。穿过绝缘层蚀刻开口,开口暴露目标区的部分的顶面。掺杂的金属氧化物中间层在开口中形成并且接触目标区的顶面。...
  • 本发明提供了一种具有键合至高抗蚀刻部分的将分解的基团的光刻胶。可选地,在将分解的基团已经从聚合物裂解之后,将分解的基团可以额外地附接至将再附接至聚合物的再附接基团。光刻胶也可以包括具有交联位点的非离去单体和交联剂。本发明涉及光刻胶和方法。
  • 本发明提供了去除蚀刻室中的颗粒的方法,包括:在干蚀刻室中形成涂层,将晶圆放置在干蚀刻室内,蚀刻晶圆的含金属层,以及将晶圆移出干蚀刻室。在将晶圆移出干蚀刻室之后,去除涂层。
  • 堆叠器件的方法
    本发明公开一种制造半导体器件的方法,提供第一器件,所述第一器件包括第一穿透硅通孔(TSV)结构;在所述第一器件上方形成第一涂层材料,其中,所述第一涂层材料在所述第一器件上方连续地延伸并且覆盖所述第一穿透硅通孔结构;将第二器件设置在所述第...
  • 本发明公开了一种器件分析的实现方法和装置,该方法包括:对于包含需要分析的器件的文件进行分析,得到文件中各个器件所包含的层的信息;根据文件中层的信息确定每个器件中层与层之间的关系;根据文件中层与层之间的关系,确定器件与器件之间的差异性;根...
  • 本发明提供一种包含光电元件的封装的装置及封装方法,此封装包含一绝缘结构。上述封装包含第一及第二导电结构,其各延伸穿过绝缘结构。上述发光二极管元件的底面的一很大区域与第一导电结构的顶面直接接触。通过一连接线将发光二极管元件的顶面接合至第二...
  • 存储器件及其制造方法
    本发明提供了存储器件及其制造方法。器件包括衬底上方的纳米线,其中纳米线包括:第一漏极/源极区,位于衬底上方;沟道区,位于第一漏极/源极区上方;第二漏极/源极区,位于沟道区上方;高k介电层和控制栅极层,围绕沟道区的下部;以及隧穿层和环形浮...
  • 本发明公开了一种封装件,其包括设置在第一半导体衬底的第一侧上的第一重分布层(RDL)和设置在第二半导体衬底上的第二RDL,其中,第一RDL接合至第二RDL。第一导电元件设置在第一RDL和第二RDL中。第一通孔从一个或多个第一导电元件延伸...
  • 光掩模及其制造方法
    本发明提供了一种光掩模及其制造方法。在多个实施例中,光掩模包括衬底、图案化的第一衰减层、图案化的第二衰减层和图案化的第三衰减层。图案化的第一衰减层设置在衬底上。图案化的第二衰减层设置在图案化的第一衰减层上。图案化的第三衰减层设置在图案化...
  • 本发明提供了一种方法,包括在衬底上的介电层中形成导电部件。在衬底上形成第一硬掩模层和下面的第二硬掩模层。第二硬掩模层对等离子体蚀刻工艺的蚀刻选择性高于第一硬掩模层对等离子体蚀刻工艺的蚀刻选择性。第二硬掩模层可以在形成掩蔽元件期间保护介电...
  • 本发明涉及具有低多晶硅电阻和高编程/擦除速度、利用替代栅极技术将非易失性存储器(NVM)嵌入HKMG集成电路中的结构和方法。在HKMG电路的替代栅极工艺之后,在NVM器件的顶面上方形成的硅化物层防止了接触件形成期间的多晶硅损坏,并且提供...
  • 用于FinFET器件的方法
    本发明提供了形成鳍式场效应晶体管(FinFET)的方法。该方法包括在衬底上形成鳍,该鳍中具有沟道区。该方法还包括形成与邻近沟道区的鳍相接合的栅极结构以及在栅极结构的侧壁上形成间隔件。该方法还包括:在鳍中形成两个凹槽,该凹槽邻近间隔件且位...
  • 快速滤波器校准方法
    一种快速滤波器校准方法,包括:在滤波器的输入端接收来自多时钟发生器的特征信号,其中所述特征信号具有与所述滤波器的期望的带宽频率相同的频率;设定所述滤波器的初始带宽频率;比较所述滤波器的输入信号和所述滤波器的输出信号;以及设定所述滤波器的...
  • 本发明提供了一种半导体器件及其形成方法。该半导体器件包括:衬底,具有源极/漏极区域以及位于源极/漏极区域之间的沟道区域;栅极结构,位于衬底上方并邻近沟道区域;源极/漏极接触件,位于源极/漏极区域上方并且电连接至源极/漏极区域;以及位于所...