存储器件及其制造方法技术

本发明专利技术提供了存储器件及其制造方法。器件包括衬底上方的纳米线，其中纳米线包括：第一漏极/源极区，位于衬底上方；沟道区，位于第一漏极/源极区上方；第二漏极/源极区，位于沟道区上方；高k介电层和控制栅极层，围绕沟道区的下部；以及隧穿层和环形浮置栅极层，围绕沟道区的上部。

【技术实现步骤摘要】

本专利技术一般地涉及半导体
，更具体地，涉及。
技术介绍
诸如笔记本型计算机的现代电子设备包括多种存储器以储存信息。存储器电路包括两种主要的类别。一种是易失性存储器，另一种是非易失性存储器。易失性存储器包括随机存取存储器(RAM)，该RAM还可以分为两个子类，静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。因为当SRAM和DRAM失电时，SRAM和DRAM会失去所储存的信息，所以SRAM和DRAM这两者均是易失性的。另一方面，非易失性存储器可以保持储存在其中的数据。非易失性存储器包括多个子类，诸如只读存储器(R0M)、电可擦除可编程只读存储器(EEPROM)和闪速存储器。闪速存储器是可电擦除且重复编程的非易失性器件。通常的闪速存储器包括具有布置为行、列和块的大量的闪速存储器单元的存储器阵列。通常所熟知的闪速存储器之一是单一晶体管闪速存储器。单一晶体管闪速存储器的存储器单元被制造为具有两个栅极(即，控制栅极和浮置栅极)的场效应晶体管。浮置栅极能够保持电荷并且与源极区和漏极区分离。可以通过穿过氧化物层(隧穿层)将热电子注入到浮置栅极上来为每一个存储器单元充电。在擦除操作期间，可以通过使电子隧穿该隧穿层到达衬底来从浮置栅极去除电荷。因此通过浮置栅极中电荷的存在和消失来确定存储器单元中的数据。随着技术的发展，最近正在研究垂直晶体管。在垂直晶体管中，形成在衬底上方的垂直纳米线包括垂直晶体管的源极、沟道和漏极。形成栅极介电层和栅电极以包围垂直纳米线。垂直纳米线被包围的部分形成垂直晶体管的沟道。由于沟道被栅电极围绕，所以垂直晶体管具有全环栅结构。这种全环栅结构有助于最小化垂直晶体管的短沟道效应。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种装置，包括:纳米线，位于衬底上方，其中，所述纳米线包括:第一漏极/源极区，位于所述衬底上方；沟道区，位于所述第一漏极/源极区上方；和第二漏极/源极区，位于所述沟道区上方；第一介电层和第一栅极层，围绕所述沟道区的下部；第二介电层和第二栅极层，围绕所述沟道区的上部；以及第一层间介电层，位于所述衬底上方，所述纳米线至少部分地嵌入所述第一层间介电层中。该装置还包括:第二层间介电层，介于所述衬底和所述第一栅极层之间。在该装置中，所述第一栅极层是闪速存储器件的控制栅极；以及所述第二栅极层是所述闪速存储器件的浮置栅极。在该装置中，所述第一介电层是高k介电层；以及所述第二介电层是隧穿层。在该装置中，所述第二栅极层是环形浮置栅极。在该装置中，所述第二栅极层是O-N-O结构，所述O-N-O结构包括第一氧化物层、氮化物层和第二氧化物层。在该装置中，所述O-N-O结构是环形O-N-O浮置栅极。根据本专利技术的另一方面，提供了一种器件，包括:纳米线，位于衬底上方，其中，所述纳米线包括:第一漏极/源极区，位于所述衬底上方；沟道区，位于所述第一漏极/源极区上方；和第二漏极/源极区，位于所述沟道区上方；高k介电层和控制栅极层，围绕所述沟道区的下部；以及隧穿层和环形浮置栅极层，围绕所述沟道区的上部；在该器件中，所述第一漏极/源极区是闪速存储器晶体管的源极区；以及所述第二漏极/源极区是所述闪速存储器晶体管的漏极区。在该器件中，所述沟道区的下部被所述高k介电层围绕；以及所述高k介电层被所述控制栅极层围绕。在该器件中，所述沟道区的上部被所述隧穿层围绕；以及所述隧穿层被所述环形浮置栅极层围绕。在该器件中，所述环形浮置栅极层包括第一氧化物层、氮化物层和第二氧化物层。该器件还包括:层间介电层，位于所述衬底上方。在该器件中，所述纳米线至少部分地嵌入所述层间介电层中。根据本专利技术的又一方面，提供了一种方法，包括:在纳米线的下部形成第一漏极/源极区，其中，所述纳米线形成在衬底上方；在所述纳米线的上部形成第二漏极/源极区；形成沟道区，其中，所述沟道区介于所述第一漏极/源极区和所述第二漏极/源极区之间；围绕所述沟道区的下部形成控制栅极区；以及围绕所述沟道区的上部形成浮置栅极区。该方法还包括:形成高k介电层，其中:所述沟道区的下部被所述高k介电层围绕；以及所述高k介电层被所述控制栅极区围绕。该方法还包括:形成隧穿层，其中，通过所述隧穿层将所述浮置栅极区与所述沟道区的上部分离。该方法还包括:围绕所述沟道区的上部形成环形浮置栅极区。该方法还包括:围绕所述沟道区的上部形成O-N-O浮置栅极区，其中，所述O-N-O浮置栅极区包括第一氧化物层、氮化物层和第二氧化物层。该方法还包括:图案化所述O-N-O浮置栅极区，以围绕所述沟道区的上部形成环形O-N-O浮置栅极区。【附图说明】当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1示出了根据本专利技术的多个实施例的存储器件的截面图。图2示出了根据本专利技术的多个实施例的图1所示的存储器件的编程机制。图3示出了根据本专利技术的多个实施例的在电子注入到浮置栅极中之后的图1所示的存储器件的截面图。图4示出了根据本专利技术的多个实施例的图1所示的存储器件的读取机制。图5示出了根据本专利技术的多个实施例的图1所示的存储器件的擦除机制。图6示出了根据本专利技术的多个实施例的另一个存储器件的截面图。图7示出了根据本专利技术的多个实施例的又一个存储器件的截面图。图8示出了根据本专利技术的多个实施例的又一个存储器件的截面图。图9示出了根据本专利技术的多个方面的半导体器件的顶视图。图10至图19示出了根据本专利技术的多个实施例制造图1所示的闪速存储器件的中间步骤。图20示出了根据本专利技术的多个实施例的用于形成图1所示的存储器件100的方法的流程图。图21至图24示出了根据本专利技术的多个实施例制造图7所示的闪速存储器件的中间步骤。图25示出了根据本专利技术的多个实施例的用于形成图7所示的存储器件700的方法的流程图。图26至图28示出了根据本专利技术的多个实施例制造图8所示的闪速存储器件的中间步骤。图29示出了根据本专利技术的多个实施例的用于形成图8所示的存储器件800的方法的流程图。【具体实施方式】以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不意欲限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。图1示出了根据本专利技术的多个实施例的存储器件的截面图。在一些实施例中，存储器件100是闪速存储器件。闪速存储器件100包括具有两个栅极(即，控制栅极122和浮置栅极124)的晶体管。晶体管制造为纳米线101。如图1所示，纳米线101形成在衬底102上方。纳米线101可以包括:第一漏极/源极区112 ;沟道区114，形成在第一漏极/源极区112上方；以及第二漏极/源极区116，形成在沟道区114上方。沟道区114的上本文档来自技高网...

【技术保护点】
一种装置，包括：纳米线，位于衬底上方，其中，所述纳米线包括：第一漏极/源极区，位于所述衬底上方；沟道区，位于所述第一漏极/源极区上方；和第二漏极/源极区，位于所述沟道区上方；第一介电层和第一栅极层，围绕所述沟道区的下部；第二介电层和第二栅极层，围绕所述沟道区的上部；以及第一层间介电层，位于所述衬底上方，所述纳米线至少部分地嵌入所述第一层间介电层中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：让皮埃尔·科林格，郭大鹏，卡洛斯·H·迪亚兹，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71