具有均匀图案密度的混合接合制造技术

本发明专利技术提供了一种芯片，包括：半导体衬底、至少部分位于半导体衬底内的集成电路以及位于集成电路上方的表面介电层。多个金属焊盘基本上均匀地分布在芯片的基本上整个表面上。多个金属焊盘的顶面与表面介电层的顶面在同一水平面上。多个金属焊盘包括有源金属焊盘和伪金属焊盘。有源金属焊盘电连接至集成电路。伪金属焊盘从集成电路电分离。本发明专利技术还涉及具有均匀图案密度的混合接合。

【技术实现步骤摘要】

本专利技术涉及具有均匀图案密度的混合接合。
技术介绍
在晶圆与晶圆接合技术中，已经发展了多种方法以将两个封装部件(诸如晶圆)接合在一起。可用的接合方法包括熔融接合、共晶接合、直接金属接合、混合接合等。在熔融接合中，晶圆的氧化物表面接合至另一晶圆的氧化物表面或硅表面。在共晶接合中，将两种共晶材料放置在一起，并施加高压和高温。因此使共晶材料熔化。当熔化的共晶材料凝固时，晶圆接合在一起。在直接金属与金属接合中，在升高的温度下将两个金属焊盘彼此压紧，并且金属焊盘的相互扩散引起金属焊盘的接合。在混合接合中，两个晶圆的金属焊盘通过直接金属与金属接合彼此接合，并且两个晶圆中的一个的氧化物表面接合至另一晶圆的氧化物表面或硅表面。
技术实现思路
为了解决现有技术中的问题，本专利技术提供了 1.一种集成电路结构，包括:第一芯片，包括:半导体衬底；以及第一集成电路，所述第一集成电路的至少部分位于所述半导体衬底内；第一表面介电层，位于所述第一集成电路上方；以及多个第一金属焊盘，基本上均匀地分布在所述第一芯片的基本上整个表面上，其中，所述多个第一金属焊盘的顶面与所述第一表面介电层的顶面在同一水平面上，并且其中，所述多个第一金属焊盘包括:第一有源金属焊盘，电连接至所述第一集成电路；以及第一伪金属焊盘，与所述第一集成电路电分离。在上述集成电路结构中，其中，所述第一芯片包括选自基本上由图像传感器阵列、存储阵列和它们的组合组成的组的含阵列电路。在上述集成电路结构中，还包括:多个第二金属焊盘，位于所述多个第一金属焊盘的下面，其中，所述多个第二金属焊盘的顶面与所述多个第一金属焊盘的底面接触。在上述集成电路结构中，还包括:多个金属通孔，位于所述多个第一金属焊盘的下面，其中，所述多个金属通孔与所述多个第一金属焊盘的相应的上面的金属焊盘形成双镶嵌结构；以及多个第二金属焊盘，位于所述多个金属通孔的下面，其中，所述多个金属通孔将所述多个第一金属焊盘连接至所述多个第二金属焊盘的相应的金属焊盘。在上述集成电路结构中，还包括:多个金属通孔，位于所述多个第一金属焊盘的下面，其中，所述多个金属通孔与所述多个第一金属焊盘的相应的上面的金属焊盘形成双镶嵌结构；以及多个第二金属焊盘，位于所述多个金属通孔的下面，其中，所述多个金属通孔将所述多个第一金属焊盘连接至所述多个第二金属焊盘的相应的金属焊盘；其中，所述第一有源金属焊盘的每个均连接至下面的所述多个金属通孔的一个，并且其中，所述第一伪金属焊盘的每个的底面均与下面的介电材料的顶面接触。在上述集成电路结构中，其中，所述第一有源金属焊盘和所述第一伪金属焊盘具有相同的顶视形状和相同的顶视尺寸。在上述集成电路结构中，还包括:第二芯片，包括:第二表面介电层；以及多个第二金属焊盘，基本上均匀地分布在所述第二芯片的基本上整个表面上，其中，所述多个第二金属焊盘的顶面与所述第二表面介电层的表面在同一水平面上，所述第二表面介电层的所述表面接合至所述第一表面介电层的所述顶面，并且其中，所述多个第二金属焊盘包括:第二有源金属焊盘，接合至所述第一有源金属焊盘；以及第二伪金属焊盘，接合至所述第一伪金属焊盘。根据本专利技术的另一个方面，提供了一种集成电路结构，包括:第一芯片，包括??第一表面介电层；以及多个第一金属焊盘，均匀地分布在所述第一芯片的基本上整个表面上，其中，所述多个第一金属焊盘包括:第一有源金属焊盘，位于所述第一表面介电层中；以及第一伪金属焊盘，位于所述第一表面介电层中；以及第二芯片，位于所述第一芯片上方并且通过混合接合接合至所述第一芯片，其中，所述第二芯片包括:第二表面介电层，接合至所述第一表面介电层；以及多个第二金属焊盘，包括:第二有源金属焊盘，一一对应地接合至所述第一有源金属焊盘；以及第二伪金属焊盘，一一对应地接合至所述第一伪金属焊盘。 在上述集成电路结构中，其中，所述第一芯片包括选自基本上由图像传感器阵列、存储阵列和它们的组合组成的组的含阵列电路，并且其中，所述第二芯片是专用集成电路(ASIC)芯片。在上述集成电路结构中，还包括:多个金属通孔，位于所述第一芯片中，其中，所述多个金属通孔位于相应的所述第一有源金属焊盘的下面并且连接到相应的所述第一有源金属焊盘，并且其中，所述第一伪金属焊盘的每个的整体与下面的介电层的顶面接触；以及多个第三金属焊盘，位于所述第二芯片中，其中，所述多个第三金属焊盘与所述多个第二金属焊盘的相应的金属焊盘的顶面接触。在上述集成电路结构中，其中，所述第一芯片包括密封环，所述密封环的边缘邻近所述第一芯片的相应边缘，并且其中，所述第一伪金属焊盘的一个与所述密封环重叠。在上述集成电路结构中，其中，所述第一有源金属焊盘的顶视尺寸和顶视形状与所述第一伪金属焊盘的相应顶视尺寸和顶视形状相同。在上述集成电路结构中，其中，所述多个第一金属焊盘的顶视尺寸与所述多个第二金属焊盘的顶视尺寸不同。在上述集成电路结构中，其中，所述多个第二金属焊盘基本上均匀地分布在所述第二芯片的基本上整个表面上。根据本专利技术的又一个方面，提供了一种集成电路结构，包括:第一芯片，包括:集成电路，其中，所述集成电路包括阵列；第一表面介电层，位于所述阵列上方；以及多个第一金属焊盘，均匀地分布在所述第一表面介电层的整个上，其中，所述多个第一金属焊盘包括:第一有源金属焊盘，电连接至所述集成电路；多个金属通孔，位于相应的所述第一有源金属焊盘下面并连接到相应的所述第一有源金属焊盘；第一伪金属焊盘，其中，所述第一伪金属焊盘的底面与下面的介电材料的顶面接触；以及第二芯片，位于所述第一芯片上方并且通过混合接合接合至所述第一芯片，其中，所述第二芯片是专用集成电路(ASIC)芯片，并且其中，所述第二芯片包括:第二表面介电层，接合至所述第一表面介电层；以及多个第二金属焊盘，均匀地分布在所述第二表面介电层的整个上，其中，所述多个第二金属焊盘包括:第二有源金属焊盘，接合至所述第一有源金属焊盘；第二伪金属焊盘，接合至所述第一伪金属焊盘；以及多个第三金属焊盘，位于相应的所述多个第二金属焊盘的顶面下面并且与相应的所述多个第二金属焊盘的顶面接触。在上述集成电路结构中，其中，所述第一芯片包括密封环，所述密封环的边缘邻近所述第一芯片的相应边缘，并且其中，所述第一伪金属焊盘的一个与所述密封环重叠。在上述集成电路结构中，其中，所述第一芯片包括密封环，所述密封环的边缘邻近所述第一芯片的相应边缘，并且其中，所述第一伪金属焊盘的一个与所述密封环重叠；其中，所述第一伪金属焊盘和所述第二伪金属焊盘是电学浮置的。在上述集成电路结构中，其中，所述第一有源金属焊盘的顶视尺寸和顶视形状与所述第一伪金属焊盘的相应顶视尺寸和顶视形状相同。在上述集成电路结构中，其中，所述多个第一金属焊盘的顶视尺寸与所述多个第二金属焊盘的顶视尺寸不同。在上述集成电路结构中，其中，所述多个第一金属焊盘一一对应地接合至所述多个第二金属焊盘。【附图说明】当结合附图进行阅读时，通过以下详细描述可以最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。事实上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了根据一些实施例的第一晶圆的示意顶视图；图2示出了根据一些实施例的第一晶圆中的芯片的示意立体图本文档来自技高网...

【技术保护点】
一种集成电路结构，包括：第一芯片，包括：半导体衬底；以及第一集成电路，所述第一集成电路的至少部分位于所述半导体衬底内；第一表面介电层，位于所述第一集成电路上方；以及多个第一金属焊盘，基本上均匀地分布在所述第一芯片的基本上整个表面上，其中，所述多个第一金属焊盘的顶面与所述第一表面介电层的顶面在同一水平面上，并且其中，所述多个第一金属焊盘包括：第一有源金属焊盘，电连接至所述第一集成电路；以及第一伪金属焊盘，与所述第一集成电路电分离。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈思莹，杨敦年，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71