本发明专利技术提供了一种电路，包括：第一电源节点，被配置为承载电压K·VDD；第二电源节点，被配置为承载零参考电平；输出节点；K个P型晶体管，串联连接在第一电源节点和输出节点之间；以及K个N型晶体管，串联连接在第二电源节点和输出节点之间。K个P型晶体管的栅极被配置为接收按照一个或多个源-栅电压的绝对值或者漏-栅电压的绝对值等于或小于VDD的方式而被设置在一个或多个电压电平的偏置信号。K个N型晶体管的栅极被配置为接收按照一个或多个栅-源电压或栅-漏电压的绝对值等于或小于VDD的方式而被设置在一个或多个电压电平的偏置信号。本发明专利技术提供了一种输入/输出电路。
【技术实现步骤摘要】
本专利技术总的来说涉及集成电路，更具体地，涉及输入/输出电路。
技术介绍
随着半导体技术发展，集成电路有时具有工作在电压摆动低于适用于外部电路(诸如，另一个集成电路或一个或多个独立的电路部件)的信号的电压摆动的信号。输入/输出(I/o)电路通常用于集成电路中以将来自集成电路的低压摆动信号转换为可由外部电路识别的高压摆动信号。在一些应用中，该集成电路包括低压晶体管和高压晶体管。低压晶体管有时也被称为核心(或薄栅)晶体管，并且被配置为处理低压摆动信号。高压晶体管有时也被称为1/0(或厚栅)器件，并且被配置为处理大电压摆动信号。核心晶体管被设计成充分大，以处理低压摆动信号，但是通常不足以大到处理大电压摆动信号。另一方面，与低压晶体管相比，I/o晶体管通常较大并且占用较大的管芯空间。
技术实现思路
根据本专利技术的一个方面，提供了一种电路，包括:第一电源节点，被配置为承载第一电压，第一电压的电压电平是零参考电平以上的K.VDD，Vdd是预定的正值，并且K是等于或大于3的正整数；第二电源节点，被配置为承载第二电压，第二电压的电压电平是零参考电平；输出节点；kfp型晶体管，串联连接在第一电源节点和输出节点之间，K个P型晶体管中的每个P型晶体管都被表示为K个P型晶体管中的第i个晶体管，i是介于I至K之间的顺序索引，较小的顺序索引i用于表示更接近第一电源节点的晶体管，并且第i个晶体管的栅极被配置为:当i = I时，接收第一信号，在输入信号被设置在零参考电平之后，第一信号被设置为(K-1).Vdd,而在输入信号被设置在Vdd之后,第一信号被设置为K.Vdd,当i =2时，接收被设置为(K-1).Vdd的第二信号，当I或者2时，接收第一组偏置信号，按照第i个晶体管的源-栅电压的绝对值或者漏-栅电压的绝对值等于或小于Vdd的方式而被设置在一个或多个电压电平；以及K个N型晶体管，串联连接在第二电源节点和输出节点之间，K个N型晶体管中的每个N型晶体管都被表示为K个N型晶体管中的第j个晶体管，j是介于I至K之间的顺序索引，较小的顺序索引j用于表示更接近第二电源节点的晶体管，并且第j个晶体管的栅极被配置为:当j = I时，接收第三信号，在输入信号被设置在零参考电平之后，第三信号被设置为零参考电平，而在输入信号被设置在Vdd之后，第三信号被设置为VDD，当j = 2时，接收被设置为Vdd的第四信号，当j古I或2时，接收第二组偏置信号，按照第j个晶体管的栅-源电压的绝对值或者栅-漏电压的绝对值等于或小于Vdd的方式而被设置在一个或多个电压电平。优选地，K个P型晶体管和K个N型晶体管是被配置为当栅-源电压的绝对值或者栅-漏电压的绝对值大于1.4.Vdd时电过载的晶体管。优选地，该电路还包括:第一电阻器件，介于K个P型晶体管中的第K个P型晶体管和输出节点之间；以及第二电阻器件，介于K个N型晶体管中的第K个N型晶体管和输出节点之间。优选地，该电路还包括:电平移位器，被配置为通过将输入信号上移(K-1).Vdd来生成中间信号；以及延迟单元，被配置为通过延迟中间信号来生成第一信号。优选地，该电路还包括:延迟单元，被配置为通过延迟输入信号来生成第四信号。优选地，该电路还包括:第一停止电路，连接至K个P型晶体管中的第二个P型晶体管的源极，第一停止电路被配置为在输入信号被设置在Vdd之后，将K个P型晶体管中的第二个P型晶体管的源极设置在(K-1).VDD;以及第二停止电路，连接至K个N型晶体管中的第二个N型晶体管的源极，第二停止电路被配置为在输入信号被设置在零参考电平之后，将K个N型晶体管中的第二个N型晶体管的源极设置在VDD。优选地，该电路还包括:第一控制信号生成单元，第一控制信号生成单元被配置为:当i古I或2时，生成第一组偏置信号，在输入信号被设置在零参考电平之后，第一组偏置信号被设置在(K-1) ^Vdd,而在输入信号被设置在Vdd之后，第一组偏置信号被设置在(K-1+1) Wdd ;以及当j Φ I或2时，生成第二组偏置信号，在输入信号被设置在零参考电平之后，第二组偏置信号被设置在(j_l) ^Vdd,而在输入信号被设置在Vdd之后，第二组偏置信号被设置在Vdd。优选地，第一控制信号生成单元包括:驱动器电路，被配置为生成可用作第一组偏置信号中的一个偏置信号或者第二组偏置信号中的一个偏置信号的偏置信号，在输入信号被设置在零参考电平之后，偏置信号被设置在X ^vdd,而在输入信号被设置在Vdd之后，偏置信号被设置在Y.VDD, X和Y是正整数，(X-Y) = L，并且L彡2，驱动器电路包括:第三电源节点，被配置为承载第三电压，第三电压的电压电平是X.νΒΙ);第四电源节点，被配置为承载第四电压，第四电压的电压电平是Y.VDD;驱动器输出节点；L fP型晶体管，串联连接在第三电源节点和驱动器输出节点之间，L个P型晶体管中的每个P型晶体管都被表示为L个P型晶体管中的第s个晶体管，s是介于I至L之间的顺序索引，并且较小的顺序索引s用于表示更接近第三电源节点的晶体管，第s个晶体管的栅极被配置为:当s = I时，接收第五信号，在输入信号被设置在零参考电平之后，第五信号被设置在(X-1) ^Vdd,而在输入信号被设置在Vdd之后，第五信号被设置在X.Vdd,当S = 2时，接收被设置在(X-1).Vdd的第六信号，当s古I或2时，接收第三组偏置信号，按照第s个晶体管的源-栅电压的绝对值或漏-栅电压的绝对值等于或小于Vdd的方式而被设置在一个或多个电压电平；以及L个N型晶体管，串联连接在第四电源节点和驱动器输出节点之间，L个N型晶体管中的每个N型晶体管都被表示为L个N型晶体管中的第t个晶体管，t是介于I至L范围之间的顺序索引，并且较小的顺序索引t用于表示更接近第四电源节点的晶体管，第t个晶体管的栅极被配置为:当t= I时，接收第七信号，在输入信号被设置在零参考电平之后，第七信号被设置在Y.Vdd,而在输入信号被设置在Vdd之后,第七信号被设置在(Y+1).VDD，当t = 2时,接收被设置在(Y+1).Vdd的第八信号，当t古I或2时，接收第四组偏置信号，按照第t个晶体管的栅-源电压的绝对值或栅-漏电压的绝对值等于或小于Vdd的方式而被设置在一个或多个电压电平。 优选地，第一控制信号生成单元还包括:第二控制信号生成单元，第二控制信号生成单元被配置为:当s古I或2时，生成第三组偏置信号，在输入信号被设置在零参考电平之后，第三组偏置信号被设置在(X-1).νΒΙ)，而在输入信号被设置在Vdd之后，第三组偏置信号被设置在(X-S+1).Vdd ;以及当t古I或2时，生成第四组偏置信号，在输入信号被设置在零参考电平之后，第四组偏置信号被设置在(Y+t-1).VDD，而在输入信号被设置在Vdd之后，第四组偏置信号被设置在(Y+1) -Vdi^优选地，第二控制信号生成单元还包括:第一停止电路，连接至L个P型晶体管中的第二个P型晶体管的源极，第一停止电路被配置为在输入信号被设置在Vdd之后，将L个P型晶体管中的第二个P型晶体管的源极设置在(X-1).VDD;以及第二停止电路，连接至L个N型晶体管中的第二个N型晶体管的源极，第二停止电路被配置为在输入信号被设本文档来自技高网...
【技术保护点】
一种电路，包括：第一电源节点，被配置为承载第一电压，所述第一电压的电压电平是零参考电平以上的K·VDD，VDD是预定的正值，并且K是等于或大于3的正整数；第二电源节点，被配置为承载第二电压，所述第二电压的电压电平是所述零参考电平；输出节点；K个P型晶体管，串联连接在所述第一电源节点和所述输出节点之间，所述K个P型晶体管中的每个P型晶体管都被表示为所述K个P型晶体管中的第i个晶体管，i是介于1至K之间的顺序索引，较小的顺序索引i用于表示更接近所述第一电源节点的晶体管，并且所述第i个晶体管的栅极被配置为：当i＝1时，接收第一信号，在输入信号被设置在所述零参考电平之后，所述第一信号被设置为(K‑1)·VDD，而在所述输入信号被设置在VDD之后，所述第一信号被设置为K·VDD；当i＝2时，接收被设置为(K‑1)·VDD的第二信号；和当i≠1或者2时，接收第一组偏置信号，按照所述第i个晶体管的源‑栅电压的绝对值或者漏‑栅电压的绝对值等于或小于VDD的方式而被设置在一个或多个电压电平；以及K个N型晶体管，串联连接在所述第二电源节点和所述输出节点之间，所述K个N型晶体管中的每个N型晶体管都被表示为K个N型晶体管中的第j个晶体管，j是介于1至K之间的顺序索引，较小的顺序索引j用于表示更接近所述第二电源节点的晶体管，并且所述第j个晶体管的栅极被配置为：当j＝1时，接收第三信号，在所述输入信号被设置在所述零参考电平之后，所述第三信号被设置为所述零参考电平，而在所述输入信号被设置在VDD之后，所述第三信号被设置为VDD；当j＝2时，接收被设置为VDD的第四信号；和当j≠1或2时，接收第二组偏置信号，按照所述第j个晶体管的栅‑源电压的绝对值或者栅‑漏电压的绝对值等于或小于VDD的方式而被设置在一个或多个电压电平。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：陈建宏，黄琮靖，林志昌，黃明杰，薛福隆，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。