一种布线后壅塞优化方法与壅塞优化平台，方法包括以下步骤：在集成电路布局上的群集盒中识别第一设计规则检查违例；将第一目标单元定位在群集盒中的第一原始位置，第一目标单元连接至第一设计规则检查违例；在群集盒中检测第一目标单元的多个第一候选位置...

提供一种存储器元件及其形成方法。存储器元件包括：多条位线，沿着第一方向延伸；多条字线，沿着与第一方向不同的第二方向延伸；多个存储柱；及选择器。所述多条字线设置在所述多条位线之上。所述多个存储柱设置在所述多条位线与所述多条字线之间，且分别...

一种电化学电镀装置及其方法，其中用于在晶圆上执行边缘斜角清除制程的电化学电镀装置，包括单元室。单元室包括相邻于晶圆边缘的两个或多个喷嘴。流量调节器随两个或多个喷嘴中的每一个设置，其配置为调节通过两个或多个喷嘴中的每一个流出的沉积膜的孔带...

一种半导体装置与其制造方法，在部分实施例中，一种制造半导体装置的方法包含在第一介电质材料的第一区域中形成凹槽，此第一介电质材料至少部分地嵌入半导体区域中，此凹槽具有第一表面部分，此第一表面部分由一部份的第一介电质材料在第一方向上与半导体...

本揭示内容描述了一种半导体装置制造设备及一种用于处理半导体装置制造设备中的污染的方法。半导体装置制造设备可以包括沉积设备及处理器。沉积设备可以包括腔室、用以检测腔室中的杂质的检测模块及用以移除杂质的气体洗涤装置。处理器可用以自检测模块接...

一种存储器装置包括晶体管及存储单元。晶体管包括第一栅极电极、第二栅极电极、沟道层及栅极介电层。第二栅极电极位于第一栅极电极上。沟道层位于第一栅极电极与第二栅极电极之间。栅极介电层位于沟道层与第二栅极电极之间。存储单元夹置在第一栅极电极与...

一种处理机台工具，包含：腔室壳体，由处理腔室界定；以及晶片卡盘结构，设置在处理腔室内。晶片卡盘结构配置成在制造工艺期间固持晶片。晶片卡盘包含下部部分和设置在下部部分上方的上部部分。下部部分包含从下部部分的最顶部表面朝向最底部表面延伸的多...

封装器件包括接合至它的第一器件管芯和第二器件管芯。当第二器件管芯的面积小于第一器件管芯的面积的一半时，具有半导体衬底的一个或多个非有源结构也接合至第一器件管芯，使得第二器件管芯和一个或多个非有源结构的组合面积大于第一器件管芯的面积的一半...

一种半导体装置封装体及其制造方法。半导体装置封装体包括一封装体，封装体包括一封装基底、一集成电路芯片、一封胶层、一环形体以及一盖板。集成电路芯片形成于封装基底上方，而封胶层围绕该集成电路芯片，且露出集成电路芯片的一背表面。环形体形成于封...

本公开提供一种用于校准机器人晶圆舱装卸设备的校准舱，所述校准舱包含：舱体，配置成用于通过机器人舱装卸设备来处理；至少一个激光，设置在舱体的底部上；以及电源模块，设置在舱体上或舱体中，且可操作地连接以对至少一个激光供电。在制造方法中，舱体...

本揭露提供了一种图案化堆叠及制造半导体结构的方法。图案化堆叠包含在基板上方的底部抗反射涂布(BARC)层、在底部抗反射涂布层上方的具有第一抗蚀刻性的光阻剂层、及在光阻剂层上方的具有大于第一抗蚀刻性的第二抗蚀刻性的顶部涂布层。顶部涂布层包...

一种电镀设备、系统及方法，电镀设备包括：一杯状物，该杯状物用以支撑一基板；及一锥体，该锥体包括布置于该锥体的一下表面上且面向该基板的至少三个距离量测装置。每一距离量测装置用以：向该基板发射一激光脉冲，该激光脉冲撞击该基板；自该基板接收一...

一种集成电路结构与其制造方法，方法包含形成晶体管在基材的前侧上；形成前侧内连接结构在晶体管上，其中前侧内连接结构包含导线层，且导通孔内连接至导线层；形成第一接合层在前侧内连接结构上；形成第二接合层在承载基材上；通过挤压第一接合层至第二接...

一种半导体结构，包括基板及基板上的多个双端口SRAM单元阵列。双端口SRAM单元阵列的每一者包括写入端口及读取端口。写入端口包括两个写入传输闸晶体管、两个写入下拉晶体管以及两个写入上拉晶体管。双端口SRAM单元的阵列包括写入端口彼此紧邻...

本公开提出一种半导体装置。所述的虚设鳍片包括低介电常数(低k或LK)材料外壳。由于在低k材料外壳中形成的空隙中填充有高介电常数(高k或HK)材料内核，否则会产生漏电流路径。这提高虚设鳍片提供电性隔离的有效性并且提高包括虚设鳍片的半导体装...

半导体装置与其制作方法包括调整蚀刻选择性以加大外延工艺容许范围。通过调整蚀刻工艺并仔细选择材料，可改善半导体装置的良率与效能。采用稀释气体、采用辅助蚀刻化学剂、控制蚀刻工艺中所用的偏功率等级、以及控制蚀刻工艺中所用的钝化气体量，可控制蚀...

本申请描述了控制位线预充电电路的电路和方法。例如，控制电路包括第一锁存器电路和第二锁存器电路。第一锁存器电路被配置为接收第一浅睡眠信号。第一锁存器电路根据时钟信号生成第二浅睡眠信号。第二锁存器电路被配置为接收第二浅睡眠信号。第二锁存器电...

本发明的实施例提供了一种集成电路包括驱动单元和至少一个传输单元。驱动单元包括第一有源区和第二有源区，以及集成电路的背面上连接至第一有源区和第二有源区的第一导线。具有第二单元高度的至少一个传输单元包括第三有源区和第四有源区、集成电路的背面...

一种公开的半导体器件包括衬底、形成于衬底上的栅极、形成在栅极上的栅极介电层、与栅极的第一侧相邻的源极以及与栅极的第二侧相邻的漏极。由蚀刻停止层和/或高介电常数层形成的栅极介电层将源极与栅极和与衬底分开，并将漏极与栅极和与衬底分开。第一氧...

本揭露有关于一种栅极间隙壁、其形成方法及半导体装置，栅极间隙壁的形成方法包含以下步骤。形成鳍部于基材上。虚设栅极结构横跨鳍部。间隙壁层沉积于虚设栅极结构上。间隙壁层具有在虚设栅极结构的孔洞内的第一部分，以及在虚设栅极结构的孔洞外的第二部...