集成电路结构与其制造方法技术

一种集成电路结构与其制造方法，方法包含形成晶体管在基材的前侧上；形成前侧内连接结构在晶体管上，其中前侧内连接结构包含导线层，且导通孔内连接至导线层；形成第一接合层在前侧内连接结构上；形成第二接合层在承载基材上；通过挤压第一接合层至第二接合层，以接合前侧内连接结构与承载基材；以及接合前侧内连接结构与承载基材后，形成背侧内连接结构在基材的背侧上。基材的背侧上。基材的背侧上。

【技术实现步骤摘要】
集成电路结构与其制造方法


[0001]本揭露是有关于一种集成电路结构与其制造方法，特别是一种包含晶体管的集成电路结构与其制造方法。

技术介绍

[0002]半导体元件使用在各种电子应用内(举例而言，诸如个人计算机、手机、数字相机与其他电子设备)。基本上，通过依序沉积绝缘或介电层、导电层与半导体层的材料在半导体基材上，来制造半导体元件，且使用微影来图案化各种材料层，以在此些材料层上形成电路组件与元件。
[0003]通过持续缩减最小的特征尺寸，半导体工业持续改良各种电路组件(如晶体管、二极管、电阻、电容等)的集成密度，且其容许更多组件被整合至给定的面积内。然而，随着最小的特征尺寸缩减，将须处理出现的额外问题。

技术实现思路

[0004]根据本揭露的一些实施例，本揭露的一实施例揭示一种形成集成电路结构的方法，包含：形成晶体管在基材的前侧上；形成前侧内连接结构在晶体管上，其中前侧内连接结构包含多个导线层与多个导通孔，且此些导通孔内连接至此些导线层；形成第一接合层在前侧内连接结构上；形成第二接合层在承载基材上；通过挤压第一接合层至第二接合层，以接合前侧内连接结构与承载基材；以及接合前侧内连接结构与承载基材后，形成背侧内连接结构在基材的背侧上。
[0005]根据本揭露的一些实施例，本揭露的另一实施例揭示一种集成电路结构的制造方法，包含：形成鳍在基材的前侧上；形成栅极结构与源极/漏极结构在鳍上；形成前侧内连接结构在栅极结构上；形成第一介电层在前侧内连接结构上；对第一介电层进行第一平坦化制程；形成第二介电层在已平坦化的第一介电层上；对第二介电层进行第二平坦化制程；通过已平坦化的第二介电层，接合前侧内连接结构与承载基材；以及接合前侧内连接结构与承载基材后，形成背侧内连接结构在基材的背侧上。
[0006]根据本揭露的一些实施例，本揭露的另一实施例揭示一种集成电路(integrated circuit；IC)结构，包含：栅极结构；多个源极/漏极磊晶结构，分别位于栅极结构的相对侧上；前侧内连接结构，位于此些源极/漏极磊晶结构的前侧上；背侧内连接结构，位于此些源极/漏极磊晶结构的背侧上；支撑基材，其中支撑基材与此些源极/漏极磊晶结构至少被前侧内连接结构分离；接合层，接合前侧内连接结构与支撑基材，其中接合层包含：第一介电层，接触前侧内连接结构；第二介电层，其中第二介电层与前侧内连接结构是通过第一介电层分隔开，且第二介电层是薄于第一介电层；以及第三介电层，位于第二介电层与支撑基材之间。
附图说明
[0007]搭配所附附图阅读可对详述如后的本揭露的态样有最佳的了解。须注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸可任意地增加或减少。
[0008]图1是根据一些实施例以三维视角绘示纳米结构的场效晶体管(nano
‑
FET)的示例；
[0009]图2至图31C是根据一些实施例的集成电路结构于制作的中间阶段的剖面视图；
[0010]图32A至图34C是根据一些实施例的集成电路结构于制作的中间阶段的剖面视图。
[0011]【符号说明】
[0012]100,156,158,62,63:介电层
[0013]102:栅电极
[0014]104:开口
[0015]105:接触
[0016]106,96:层间介电质,ILD
[0017]107:蚀刻停止层,ESL
[0018]110:基材
[0019]112:源极/漏极导通孔
[0020]114:栅极接触
[0021]120:内连接结构
[0022]122,140,160:导电特征
[0023]124,126:介电层
[0024]125:高阻抗电阻,HiR电阻
[0025]127:导电垫
[0026]136:内连接结构
[0027]150:承载基材
[0028]151,152,153:介电层,氧化层
[0029]154,155:接合层,介电层
[0030]164:钝化层
[0031]166:凸块底层金属,UBMs
[0032]168:外部连接件
[0033]50:基材,装置晶圆
[0034]50A:硅层
[0035]50B:氧化层
[0036]50C,51,53:半导体层
[0037]52,54,55:纳米结构
[0038]64:多层堆叠
[0039]66:鳍
[0040]68:隔离区域,STI区域
[0041]69:介电鳍
[0042]71:虚设栅极介电质
[0043]76:虚设栅极
[0044]78:图案化的遮罩
[0045]81:间隔物
[0046]86,87,98:凹槽
[0047]90:内部间隔物
[0048]91:磊晶插塞
[0049]92:源极/漏极结构
[0050]94:接触蚀刻停止层,CESL
[0051]P1,P2,P3,P4:化学机械研磨制程,CMP制程
[0052]T1,T2,T3,T4,T5,T6,T7,T8:厚度
具体实施方式
[0053]以下的揭露提供了许多不同实施方式或实施例，以实施所提供标的的不同特征。以下所描述的构件与安排的特定实施例是用以简化本揭露的实施例。当然这些仅为实施例，并非用以作为限制。举例而言，于描述中，第一特征形成于第二特征上或于其之上，可能包含第一特征与第二特征以直接接触的方式形成的实施方式，亦可能包含额外特征可能形成在第一特征与第二特征之间的实施方式，如此第一特征与第二特征可能不会直接接触。另外，本揭露可以在各种示例中重复元件符号及/或字母。这些重复为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或配置之间有特定的关系。
[0054]此外，在此可能会使用空间相对用语，例如“在下(beneath)”、“下方(below)”、“较低(lower)”、“上方(above)”、“较高(upper)”与类似用语，以方便说明如附图所绘示的一构件或一特征与另一(另一些)构件或特征之间的关系。除了在图中所绘示的方向外，这些空间相对用词意欲含括元件在使用或操作中的不同方位。设备可能以不同方式定位(旋转90度或在其他方位上)，因此可利用同样的方式来解释在此所使用的空间相对描述符号。
[0055]随着技术节点在半导体元件的先进节点中缩小，因为缩减的热逸散所需的晶片面积与增加的晶体管密度，所以在操作期间元件的温度也可能增加。多个实施例提供从产生热的元件(如晶体管、电阻或类似的元件)传导至晶片的外部的热传导路径，从而允许改善热逸散与补偿上升的操作温度。在一些实施例中，热传导路径包含形成在半导体晶片的背侧与/或前侧上的内连接结构内的虚设(dummy)特征。
[0056]实施例是以特定内容(包含纳米场效晶体管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路结构的制造方法，其特征在于，该方法包含：形成一晶体管在一基材的一前侧上；形成一前侧内连接结构在该晶体管上，其中该前侧内连接结构包含多个导线层与多个导通孔，且该些导通孔内连接至该些导线层；形成一第一接合层在该前侧内连接结构上；形成一第二接合层在一承载基材上；通过挤压该第一接合层至该第二接合层，以接合该前侧内连接结构与该承载基材；以及接合该前侧内连接结构与该承载基材后，形成一背侧内连接结构在该基材的一背侧上。2.如权利要求1所述的方法，其特征在于，其中形成该第一接合层的操作包含：形成一第一介电层在该前侧内连接结构上；对该第一介电层进行一第一平坦化制程；以及进行该第一平坦化制程后，形成一第二介电层在该第一介电层上。3.如权利要求2所述的方法，其特征在于，其中该接合该前侧内连接结构与该承载基材的操作前，该方法还包含对该第二介电层进行一第二平坦化制程。4.如权利要求1所述的方法，其特征在于，其中该接合该前侧内连接结构与该承载基材的操作包含进行一退火制程。5.如权利要求1所述的方法，其特征在于，其中该形成该背侧内连接结构的操作后，该方法还包含移除该承载基材。6.如权利要求1所述的方法，其特征在于，其中该形成该背侧内连接结构的操作前，该方法还包含对该基材的该背侧进行一平坦化制程。7.如权利要求1所述的方法，其特征在于，其中该第一接合层与该第二接合层是由一相同材料所制。8.一种集成电路结构的制造方法，其特征在于，该方法包含：形成一鳍在一基...

【专利技术属性】
技术研发人员：涂官瑶，宋述仁，李资良，詹宏伟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：