一种半导体器件的制造方法及半导体结构技术

本发明专利技术涉及半导体技术领域，且本发明专利技术提出一种半导体器件的制造方法及半导体结构，包括：提供一衬底；形成半导体层于衬底上；形成介电层于半导体层上；形成光阻层于介电层上；以第二阱区内的光阻层为掩膜，向第一阱区植入离子，形成第一掺杂区，并刻蚀部分介电层，以暴露出第一栅极、第一掺杂区和部分第一阱区；移除第二阱区内的光阻层；以第一阱区内的光阻层为掩膜，向第二阱区植入离子，形成第二掺杂区，并刻蚀部分介电层，以暴露出第二栅极、第二掺杂区和第二阱区；移除第一阱区内的光阻层；以及形成覆盖层于半导体层的暴露区域上。本发明专利技术提出的半导体器件的制造方法及半导体结构，减少了半导体器件的制备时间。了半导体器件的制备时间。了半导体器件的制备时间。

【技术实现步骤摘要】
一种半导体器件的制造方法及半导体结构


[0001]本专利技术涉及半导体
，特别涉及一种半导体器件的制造方法及半导体结构。

技术介绍

[0002]在半导体器件的制备过程中，金属硅化物区域可以降低电路串联电阻，并提高电路性能。可参考公开号为CN2731718Y的技术专利。形成金属硅化物区域常常需要沉积一层阻挡层，再通过光刻刻蚀将需要形成金属硅化物的区域暴露出来。但是当电阻的阻抗较高时，此时的半导体器件金属硅化物影响器件的电性能，且成本较高。因此，如何改善高阻抗时半导体器件的电性能，并降低制造成本已经成为亟需解决的问题。

技术实现思路

[0003]鉴于上述现有技术的不足，本申请提出一种半导体器件的制造方法及半导体结构，可以改善高阻抗时半导体器件的电性能，并降低制造成本。
[0004]为实现上述目的及其他目的，本申请提出了一种半导体器件的制造方法，包括：提供一衬底；形成半导体层于所述衬底上，所述半导体层包括第一阱区和第二阱区，以及在所述第一阱区上形成的第一栅极和在所述第二阱区上形成的第二栅极；形成介电层于所述半导体层上；形成光阻层于所述介电层上；以位于所述第二阱区上的所述光阻层为掩膜，向所述第一阱区植入离子，形成第一掺杂区，并刻蚀所述介电层，以暴露出所述第一栅极、所述第一掺杂区和所述第一阱区；移除所述第二阱区内的光阻层；以位于所述第一阱区上的所述光阻层为掩膜，向所述第二阱区植入离子，形成第二掺杂区，并刻蚀所述介电层，以暴露出所述第二栅极、所述第二掺杂区和所述第二阱区；移除位于所述第一阱区上的所述光阻层；以及形成覆盖层于所述半导体层的暴露区域上。
[0005]可选地，所述半导体层还包括第一侧墙介质层、第二侧墙介质层和栅极氧化层，且所述第一侧墙介质层和所述第二侧墙介质层位于所述栅极氧化层上。
[0006]可选地，所述第二侧墙介质层的厚度大于所述第一侧墙介质层的厚度。
[0007]可选地，形成所述半导体层的步骤包括：形成隔离沟槽结构于所述衬底上，且所述隔离沟槽结构位于所述第一阱区和所述第二阱区之间。
[0008]可选地，所述隔离沟槽结构的上表面高于所述第一阱区和所述第二阱区的上表面。
[0009]可选地，所述覆盖层为金属硅化物层。
[0010]可选地，所述介电层的材料为二氧化硅。
[0011]可选地，形成所述覆盖层的步骤还包括：对所述半导体器件进行多次退火处理，以在有源区和多晶硅栅区域上保留金属硅化物。
[0012]本专利技术还提供了一种半导体结构，包括：衬底；半导体层，位于所述衬底上，且所述半导体层包括第一阱区和第二阱区，以及第一栅极和第二栅极；其中，所述第一栅极位于所述第一阱区上，所述第二栅极位于所述第二阱区上；介电层，位于所述半导体层上；以及覆盖层，位于所述半导体层的暴露区域上。
[0013]可选地，所述覆盖层为金属硅化物层。
[0014]综上所述，本申请提出一种半导体器件的制造方法及半导体结构，金属与多晶硅和有源区域反应而不与介质层氧化物或者氮化物反应。设计并制造半导体器件自对准硅化物阻挡层，以满足电学性能要求。可以改善高阻抗时半导体器件的电性能，并降低制造成本。
附图说明
[0015]图1为本申请在一实施例中的半导体器件制造方法示意图。
[0016]图2为本申请在一实施例中的氧化层示意图。
[0017]图3为本申请在一实施例中的图案化光阻层示意图。
[0018]图4为本申请在一实施例中的隔离沟槽示意图。
[0019]图5为本申请在一实施例中的绝缘介质示意图。
[0020]图6为本申请在一实施例中的隔离沟槽结构示意图。
[0021]图7为本申请在一实施例中的阱区结构示意图。
[0022]图8为本申请在一实施例中的栅极氧化层示意图。
[0023]图9为本申请在一实施例中的多晶硅层示意图。
[0024]图10为本申请在一实施例中的侧墙介质层示意图一。
[0025]图11为本申请在一实施例中的侧墙介质层示意图二。
[0026]图12为本申请在一实施例中的栅极示意图。
[0027]图13为本申请在一实施例中的介电层示意图。
[0028]图14为本申请在一实施例中的光阻层示意图。
[0029]图15为本申请在一实施例中的刻蚀示意图一。
[0030]图16为本申请在一实施例中的第一掺杂区示意图。
[0031]图17为本申请在一实施例中的刻蚀示意图二。
[0032]图18为本申请在一实施例中的刻蚀示意图三。
[0033]图19为本申请在一实施例中的第二掺杂区示意图。
[0034]图20为本申请在一实施例中的掺杂区示意图。
[0035]图21为本申请在一实施例中的覆盖层示意图一。
[0036]图22为本申请在一实施例中的覆盖层示意图二。
[0037]附图标记说明：
100
ꢀꢀꢀꢀꢀꢀꢀꢀ
衬底；101
ꢀꢀꢀꢀꢀꢀꢀꢀ
氧化层；102
ꢀꢀꢀꢀꢀꢀꢀꢀ
氮化层；103
ꢀꢀꢀꢀꢀꢀꢀꢀ
图案化光阻层；110
ꢀꢀꢀꢀꢀꢀꢀꢀ
第一隔离沟槽；111
ꢀꢀꢀꢀꢀꢀꢀꢀ
第二隔离沟槽；112
ꢀꢀꢀꢀꢀꢀꢀꢀ
第三隔离沟槽；113
ꢀꢀꢀꢀꢀꢀꢀꢀ
绝缘介质；120
ꢀꢀꢀꢀꢀꢀꢀꢀ
第一隔离沟槽结构；121
ꢀꢀꢀꢀꢀꢀꢀꢀ
第二隔离沟槽结构；122
ꢀꢀꢀꢀꢀꢀꢀꢀ
第三隔离沟槽结构；130
ꢀꢀꢀꢀꢀꢀꢀꢀ
第一阱区；131
ꢀꢀꢀꢀꢀꢀꢀꢀ
第二阱区；141
ꢀꢀꢀꢀꢀꢀꢀꢀ
第一栅极；142
ꢀꢀꢀꢀꢀꢀꢀꢀ
第二栅极；210
ꢀꢀꢀꢀꢀꢀꢀꢀ
栅极氧化层；220
ꢀꢀꢀꢀꢀꢀꢀꢀ
多晶硅层；230
ꢀꢀꢀꢀꢀꢀꢀꢀ
第一侧墙介质层；240
ꢀꢀꢀꢀꢀꢀꢀꢀ
第二侧墙介质层；310
ꢀꢀꢀꢀꢀꢀꢀꢀ
介电层；320
ꢀꢀꢀꢀꢀꢀꢀꢀ
光阻层；410
ꢀꢀꢀꢀꢀꢀꢀꢀ
第一掺杂区；420
ꢀꢀꢀꢀꢀꢀꢀꢀ
第二掺杂区；500
ꢀꢀꢀꢀꢀꢀꢀꢀ
覆盖层。
具体实施方式
[0038]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0039]需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供一衬底；形成半导体层于所述衬底上，所述半导体层包括第一阱区和第二阱区，以及在所述第一阱区上形成的第一栅极和在所述第二阱区上形成的第二栅极；形成介电层于所述半导体层上；形成光阻层于所述介电层上；以所述第二阱区上的所述光阻层为掩膜，向所述第一阱区植入离子，形成第一掺杂区，并刻蚀所述介电层，以暴露出所述第一栅极、所述第一掺杂区和所述第一阱区；移除所述第二阱区内的光阻层；以所述第一阱区上的所述光阻层为掩膜，向所述第二阱区植入离子，形成第二掺杂区，并刻蚀所述介电层，以暴露出所述第二栅极、所述第二掺杂区和所述第二阱区；移除所述第一阱区上的所述光阻层；以及形成覆盖层于所述半导体层的暴露区域上。2.根据权利要求1所述的一种半导体器件的制造方法，其特征在于：所述半导体层还包括第一侧墙介质层、第二侧墙介质层和栅极氧化层，且所述第一侧墙介质层和所述第二侧墙介质层位于所述栅极氧化层上。3.根据权利要求2所述的一种半导体器件的制造方法，其特征在于：所述第二侧墙介质层的厚度大于所述第一侧墙介质层的厚度。4.根据权利要求1所述的一种半导体...

【专利技术属性】
技术研发人员：林政纬，徐玉婷，王振择，杨智强，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：