半导体器件制造技术

一种公开的半导体器件包括衬底、形成于衬底上的栅极、形成在栅极上的栅极介电层、与栅极的第一侧相邻的源极以及与栅极的第二侧相邻的漏极。由蚀刻停止层和/或高介电常数层形成的栅极介电层将源极与栅极和与衬底分开，并将漏极与栅极和与衬底分开。第一氧化层和第二氧化层形成于栅极介电层上，并且位于栅极的第一侧上且与源极相邻，以及位于栅极的第二侧上且与漏极相邻。半导体层形成于第一氧化层、第二氧化层、源极、漏极和栅极介电层之上。漏极和栅极介电层之上。漏极和栅极介电层之上。

【技术实现步骤摘要】
半导体器件


[0001]本公开的实施例涉及一种半导体器件及其制造方法。

技术介绍

[0002]场效晶体管(FET)可以在半导体器件中形成并用于多种用途。FET可以形成为前栅(也称为前置通道)器件。在前置通道FET中，可以在半导体通道层上形成介电层。在介电层上可以形成栅极，以便对半导体材料施加电压，从而在半导体材料中形成通道，使电流在源极和漏极之间流动。
[0003]FET也可以形成为背栅(也称为背置通道)器件。在背置通道FET中，栅极可以形成在介电层之下。半导体通道层可以在栅极和介电材料上形成。因此，当电压施加到栅极时，半导体材料中可以形成一个通道，允许电流在源极和漏极之间流动。

技术实现思路

[0004]本公开中所描述的一些实施例提供一种半导体器件。其中该半导体器件可包括衬底；形成于衬底上的栅极；形成于栅极的顶部表面上的栅极介电层；与栅极的第一侧相邻的源极；将源极与该栅极以及该衬底分离的第一蚀刻停止层。位于与栅极的第二侧相邻的漏极；将漏极与该栅极以及该衬底分离的第二蚀刻停止层；以及在源极、漏极和栅极介电层上形成的半导体层。
[0005]本公开中所描述的一些实施例提供一种半导体器件(例如，改善的背置通道FET器件)，其中该半导体器件可以包括衬底；栅极介电层，可形成于衬底上以及可形成于栅极的顶部表面上、栅极的第一侧上以及与栅极的第一侧相邻的衬底上，以及栅极的第二侧上以及与栅极的第二侧相邻的衬底上；源极，形成在栅极的第一侧上，并透过栅极介电层与该栅极和该衬底分开；漏极，形成在栅极的第二侧上，并通过栅极介电层与该栅极和该衬底分开；半导体层，形成在源极、漏极和栅极介电层的上方。
[0006]本公开中所描述的一些实施例提供一种半导体器件(例如，改善的背置通道FET器件)，其中该半导体器件可以包括：衬底；形成于衬底上的栅极；栅极介电层，形成于栅极的顶部表面、栅极的第一侧以及与栅极的第一侧相邻的衬底上，以及栅极的第二侧和与栅极的第二侧相邻处的衬底上；源极，形成于栅极的第一侧上；漏极，形成于栅极的第二侧上；第一蚀刻停止层，形成于栅极介电层上，使得第一蚀刻停止层将源极与栅极介电层分开；第二蚀刻停止层，形成于栅极介电层上，使得第二蚀刻停止层将漏极与栅极介电层分开；以及半导体层，形成于源极、漏极和栅极介电层上。
附图说明
[0007]当结合附图阅读时，从以下详细描述最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
[0008]图1是根据各种实施例的前置通道场效应晶体管(FET)器件的纵向剖面图
[0009]图2是根据各种实施例的背置通道场效应晶体管器件的纵向剖面图。
[0010]图3是根据各种实施例的使用回拉工艺形成的背置通道FET器件的纵向剖面图。
[0011]图4是用于制造图3和13至17的背置通道FET器件的中间结构的纵向剖面图，根据各种实施例，该中间结构是使用回拉工艺所形成。
[0012]图5是根据各种实施例的中间结构的纵向剖面图，其中在图4的中间结构上已经形成了图案化的光刻胶。
[0013]图6是根据各种实施例，在形成图案化的栅极之后的中间结构的纵向剖面图。
[0014]图7是根据各种实施例，在图6的中间结构上形成蚀刻停止层之后的中间结构的纵向剖面图。
[0015]图8是根据各种实施例，在图7的中间结构的蚀刻停止层上形成氧化层和图案化光刻胶之后的中间结构的纵向剖面图。
[0016]图9是根据各种实施例的形成源极和漏极之后的中间结构的纵向剖面图。
[0017]图10是根据各种实施例，在刻蚀图9的结构以暴露栅极的顶部表面之后的中间结构的纵向剖面图。
[0018]图11是根据各种实施例，在图10的结构的顶部表面上形成高介电常数层之后的中间结构的纵向剖面图。
[0019]图12是根据各种实施例的图11的结构的平坦化之后的中间结构的纵向剖面图。
[0020]图13是根据各种实施例，在图12的结构的顶部表面上沉积半导体层之后形成的背置通道FET器件的纵向剖面图。
[0021]图14是根据各种实施例的另一种背置通道FET器件的纵向剖面图。
[0022]图15是根据各种实施例的进一步的替代性背置通道FET器件的纵向剖面图。
[0023]图16是根据各种实施例，在图6的中间结构上形成高介电常数层之后的中间结构的纵向剖面图。
[0024]图17是根据各种实施例，在图16的中间结构的高介电常数层上形成氧化层和图案化的光刻胶之后的中间结构的纵向剖面图。
[0025]图18是根据各种实施例，在图17的中间结构中形成源极和漏极之后的中间结构的纵向剖面图。
[0026]图19是根据各种实施例，在图18的中间结构的顶部表面上沉积半导体层后形成的背置通道FET器件的纵向剖面图。
[0027]图20是根据各种实施例，在图16的中间结构上形成蚀刻停止层后的中间结构的纵向剖面图。
[0028]图21是根据各种实施例，在图20的中间结构的蚀刻停止层上形成氧化层和图案化光刻胶之后的中间结构的纵向剖面图。
[0029]图22是根据各种实施例，在图21的中间结构中形成源极和漏极之后的中间结构的纵向剖面图。
[0030]图23是根据各种实施例，在图22的结构的顶部表面上沉积半导体层之后形成的后道FET器件的纵向剖面图。
[0031]图24是说明根据各种实施例的制造改善的背置通道FET器件的方法的各个阶段的
流程图。
[0032]图25是根据各种实施例说明制造改善的背置通道FET器件的进一步方法的各个阶段的流程图。
[0033][符号的说明][0034]100、200、1300、1400、1500、1900、2300：器件；
[0035]102：衬底；
[0036]102a：衬底层；
[0037]102b、102c：衬底层/超阻挡层；
[0038]104、110：氧化层；
[0039]106：半导体层；
[0040]108：介电层/高介电常数层；
[0041]108L：覆盖层/高介电常数层/介电材料
[0042]112：源极；
[0043]114：栅极；
[0044]114L：栅极金属层/覆盖层；
[0045]116：漏极；
[0046]300：器件/结构；
[0047]302、302a、302b：蚀刻停止层；
[0048]302r：剩余部份；
[0049]200、400、500、600、700、800、900、1700、1800、2100、2200：中间结构；
[0050]502、804：光刻胶；
[0051]806：开口；
[0052]1000、1100、1200：结构；
[0053]1002：空腔；...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；栅极，形成于所述衬底上；栅极介电层，形成于所述栅极的顶部表面上；源极，与所述栅极的第一侧相邻；第一蚀刻停止层，将所述源极与所述栅极和所述衬底分开；漏极，与所述栅极的第二侧相邻；第二蚀刻停止层，将所述漏极与所述栅极和所述衬底分开；以及半导体层，形成在所述源极、所述漏极和所述栅极介电层上方。2.根据权利要求1所述的半导体器件，其中所述衬底包括：第一衬底层，包括二氧化硅；第二衬底层，包括形成于所述第一衬底层上的第一阻挡层；以及第三衬底层，包括形成于所述第二衬底层上的第二阻挡层，其中所述第二衬底层和所述第三衬底层中的其中一者或两者至少包含金属氧化物或金属氮化物中的其中一者。3.根据权利要求1所述的半导体器件，其中所述栅极介电层包括：一层均匀的高介电常数材料；或者多层结构，包括高介电常数层和第三蚀刻停止层，其中所述高介电常数材料包括氧化铪、氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪、氧化锆、氧化钛、氧化铝和铝二氧化铪中的其中一种或多种，以及其中所述第三蚀刻停止层包括含硅的介电材料，所述材料包括氮化硅、氮氧化硅、碳化硅或氮碳化硅。4.根据权利要求1所述的半导体器件，更包括：第一氧化层，在所述栅极的所述第一侧上且与所述源极相邻，所述第一氧化层在所述第一蚀刻停止层上形成；第二氧化层，在所述栅极的所述第二侧上且与所述漏极相邻，所述第二氧化层在所述第二蚀刻停止层上形成；其中所述半导体层进一步在所述第一氧化层和所述第二氧化层上形成，并且所述半导体层包括元素半导体材料、三五族化合物半导体材料、二六族化合物半导体材料和有机半导体材料中的至少一种。5.根据权利要求1所述的半导体器件，其中所述半导体层包括：源极有源区，所述源极有源区掺杂有第一导电型掺杂物和与所述第一导电型掺杂物相反的第二导电型掺杂物；漏极有源区，所述漏极有源区掺杂有所述第一导电型掺杂物和所述第二导电型掺杂物；以及通道区，所述通道区掺杂有所述第一导电型掺杂物且位于所述源极有源区和所述漏极有源区之间。6.一种半导体器件、包括：衬底；
栅极，形成于所述衬底上；栅极介电层，形成于所述栅极的顶部表面上、所述栅极的第一侧上和与所述栅极的所述第一侧相邻部份的所述衬...

【专利技术属性】
技术研发人员：吴咏捷，何彦忠，魏惠娴，游嘉榕，许秉诚，杨丰诚，林仲德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：