本公开的各种实施例针对3D IC和用于形成3D IC的方法。第二IC管芯位于第一IC管芯之下，而第三IC管芯位于第二IC管芯之下。第一管芯背面焊盘、第二管芯背面焊盘和第三管芯背面焊盘位于沿一个维度延伸的行中并且位于第一、第二和第三IC管...

本实用新型实施例涉及用于薄氧化物技术的半导体元件。本文提供了一种包含反相器电路、磁滞控制电路和高侧输入电平移位器的元件。反相器电路具有输出并包含至少两个串联连接的P型沟道金属氧化物半导体(PMOS)晶体管，在所述输出处串联到至少两个串联...

功率放大器结构包括至少一个功率放大器电路。功率放大器电路包括第一类型的晶体管，第一类型的晶体管与第二类型的晶体管串联连接在相同的电源之间。在非限制性非排他性示例中，n型晶体管与p型晶体管串联连接在Vdd之间。功率放大器结构可以包括配置在...

一种制造半导体器件的方法，包括在底层上方形成第一色调抗蚀剂层。第一色调抗蚀剂层经图案化以形成第一图案而暴露一部分底层。第一图案延伸至底层内，并去除第一色调抗蚀剂层。第二色调抗蚀剂层形成在底层上方，其中第二色调与第一色调相反。第二色调抗蚀...

提供了半导体器件结构。半导体器件结构包括衬底。半导体器件结构包括形成在衬底上方的栅极堆叠件。半导体器件结构包括形成在栅极堆叠件的侧壁上方的间隔件结构。间隔件结构包括介电层、富硅层和保护层。介电层形成在栅极堆叠件和富硅层之间。富硅层形成在...

本发明提供了制造半导体器件的方法。该方法包括在衬底上形成半导体堆叠件，其中，半导体堆叠件包括交替地堆叠在衬底上的第一半导体材料的第一半导体层和第二半导体材料的第二半导体层；图案化半导体堆叠件和衬底以形成沟槽和与沟槽相邻的有源区域；在沟槽...

本发明实施例提供了半导体器件，该半导体器件包括第一纳米结构；第二纳米结构，位于第一纳米结构下方，第二纳米结构在第二纳米结构的相对端部处具有垂直突起；栅极结构，设置在第一纳米结构和第二纳米结构上方，栅极结构在第一纳米结构和第二纳米结构之间...

一种方法包括在晶圆上形成伪栅极氧化物，并且伪栅极氧化物形成在晶圆中的突出半导体鳍的侧壁和顶面上。伪栅极氧化物的形成可以包括沉积室中的等离子体增强化学气相沉积(PECVD)工艺，并且PECVD工艺包括将射频(RF)功率施加至晶圆下方的导电...

提供了半导体结构及其制造方法。制造半导体结构的方法包括形成从衬底突出的鳍结构，并且鳍结构包括交替堆叠的第一半导体材料层和第二半导体材料层。方法还包括形成跨过鳍结构的伪栅极结构以及在伪栅极结构的侧壁上形成栅极间隔件。方法还包括部分地氧化栅...

本发明涉及集成芯片。集成芯片包括设置在衬底内并且围绕有源区的隔离区域。栅极结构设置在衬底上方并且具有基极区域和栅极延伸指状件，该栅极延伸指状件沿着第一方向从基极区域的侧壁向外突出超出有源区的相对侧。源极接触件设置在有源区内，并且漏极接触...

提供了形成半导体器件结构的方法。半导体器件结构包括在垂直方向上堆叠在衬底上方的多个第一纳米结构。半导体器件结构包括邻近第一纳米结构形成的第一底层，以及形成在第一底层上方的第一绝缘层。半导体器件结构包括形成在第一绝缘层上方的第一源极/漏极...

本发明提供了半导体结构的一个实施例。半导体结构包括：鳍区域，形成在衬底上，其中，鳍区域包括垂直堆叠在衬底上的多个沟道；栅极堆叠件，设置在鳍区域上，其中，栅极堆叠件包裹多个沟道的每个，并且包括横向延伸以与内部间隔件重叠的栅极延伸部分；以及...

器件包括衬底、第一栅极结构和第二栅极结构、第一混合鳍和第二混合鳍以及第一侧壁和第二侧壁。第一栅极结构位于第一纳米结构垂直堆叠件上方并且围绕第一纳米结构垂直堆叠件。第二栅极结构位于第二纳米结构垂直堆叠件上方并且围绕第二纳米结构垂直堆叠件。...

本公开涉及极紫外掩模、使用极紫外掩模的方法以及图案化方法。极紫外(EUV)掩模包括衬底、位于衬底上的反射多层堆叠、以及位于反射多层堆叠上的单层或多层帽盖特征。帽盖特征包括一个或多个帽盖层，该一个或多个帽盖层包括具有非晶结构的材料。其他描...

本发明的实施例公开了半导体器件及其形成方法。公开了用于磁阻随机存取存储器(MRAM)的图案化磁隧道结(MTJ)的改进方法以及由其形成的半导体器件。在一个实施例中，一种方法包括：在半导体衬底上方沉积底部电极层；在底部电极层上方沉积MTJ膜...

用于极紫外(EUV)反射掩模的薄膜，包括薄膜框架和附接至薄膜框架的主膜。主膜包括多个纳米管，每个纳米管包括单壁纳米管或同轴纳米管，并且单壁纳米管或同轴纳米管的最外纳米管为非碳基纳米管。本发明的实施例还提供了制造用于极紫外(EUV)反射掩...

一种形成封装件的方法包括形成重建晶圆，该形成晶圆包括将多个器件管芯放置在载体上方，将多个器件管芯密封在密封剂中，以及在多个器件管芯和密封剂上方形成再分布结构。再分布结构包括多个介电层和位于多个介电层中的多个再分布线。该方法还包括对重建晶...

本公开的实施例涉及集成芯片结构和制造集成芯片结构的方法。该方法在衬底上形成中间第一材料层和在中间第一材料层上形成中间第二材料层。图案化中间第二材料层以形成绝缘层。图案化中间第一材料层以形成具有从绝缘层的最外侧壁向内缩进的最外侧壁的第一材...

提供了半导体器件结构及其形成方法。半导体器件结构包括在垂直方向上堆叠在衬底上方的多个第一纳米结构。半导体器件结构还包括相邻于第一纳米结构形成的第一底部层，以及在第一底部层上方形成的第一介电层。半导体器件结构还包括形成在第一介电层上方的第...

本发明的实施例涉及晶圆处理装置和方法以及气流设备。装载端口接收晶圆载体。设备前端模块(EFEM)通过EFEM壳体的出入口将半导体晶圆转移到晶圆载体和从晶圆载体转移，并且还将晶圆转移到半导体处理或描绘工具和从半导体处理或描绘工具转移晶圆。...