半导体器件结构及其形成方法技术

提供了形成半导体器件结构的方法。半导体器件结构包括在垂直方向上堆叠在衬底上方的多个第一纳米结构。半导体器件结构包括邻近第一纳米结构形成的第一底层，以及形成在第一底层上方的第一绝缘层。半导体器件结构包括形成在第一绝缘层上方的第一源极/漏极(S/D)结构，并且第一绝缘层与第一纳米结构中的一个直接接触。本申请的实施例还涉及半导体器件结构。本申请的实施例还涉及半导体器件结构。本申请的实施例还涉及半导体器件结构。

【技术实现步骤摘要】
半导体器件结构及其形成方法


[0001]本申请的实施例涉及半导体器件结构及其形成方法。

技术介绍

[0002]半导体器件用于各种电子应用，诸如个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上方顺序沉积绝缘或介电层、导电层和半导体材料层，以及使用光刻图案化各个材料层以在材料层上形成电路组件和元件来制造半导体器件。在单个半导体晶圆上通常制造许多集成电路，并且通过沿着划线在集成电路之间锯切来分割晶圆上的单独的管芯。例如，通常以多芯片模块或以其他类型的封装单独地封装单独的管芯。
[0003]随着半导体工业发展到纳米技术工艺节点以追求更高的器件密度、更高的性能和更低的成本，来自制造和设计问题的挑战导致了三维设计的发展。

技术实现思路

[0004]本申请的实施例提供了一种半导体器件结构，包括：多个第一纳米结构，在垂直方向上堆叠在衬底上方；第一底层，邻近所述多个第一纳米结构；第一绝缘层，位于所述第一底层上方；以及第一源极/漏极(S/D)结构，位于所述第一绝缘层上方，其中，所述第一绝缘层与一个或多个第一纳米结构直接接触。
[0005]本申请的另一实施例提供了一种半导体器件结构，包括：衬底，其中，所述衬底包括第一区域和第二区域；多个第一纳米结构，在垂直方向上堆叠在所述第一区域上方；多个第二纳米结构，在所述垂直方向上堆叠在所述第二区域上方；第一绝缘层，邻近所述多个第一纳米结构；第一源极/漏极结构，位于所述第一绝缘层上方；第二绝缘层，邻近所述多个第二纳米结构；以及第二源极/漏极结构，位于所述第二绝缘层上方，其中，所述第二绝缘层的顶面高于所述第一绝缘层的顶面。
[0006]本申请的又一实施例提供了一种用于形成半导体器件结构的方法，所述方法包括：在衬底上方形成第一鳍结构和第二鳍结构，其中，所述第一鳍结构包括在垂直方向上堆叠的第一多个第一半导体层和第一多个第二半导体层，并且所述第二鳍结构包括在所述垂直方向上堆叠的第二多个第一半导体层和第二多个第二半导体层；在所述第一鳍结构上方形成第一伪栅极结构，并且在所述第二鳍结构上方形成第二伪栅极结构；去除所述第一鳍结构的第一部分和所述第二鳍结构的第一部分以分别形成第一凹槽和第二凹槽；在所述第一凹槽中并且邻近所述第一鳍结构形成第一绝缘层；在所述第二凹槽中并且邻近所述第二鳍结构形成第二绝缘层；在所述第一绝缘层上方形成第一源极/漏极(S/D)结构；在所述第二绝缘层上方形成第二源极/漏极结构；去除所述第一鳍结构的第二部分以形成第一多个第一纳米结构；以及去除所述第二鳍结构的第二部分以形成第一多个第二纳米结构，其中，所述第二绝缘层的顶面高于所述第一多个第二纳米结构中的最底部的一个第二纳米结构。
附图说明
[0007]当结合附图阅读时，从以下详细描述可以最佳理解本申请的各方面。应该注意，根据工业中的标准实践，各种部件未按比例绘制。实际上，为了讨论的清楚起见，可以任意地增大或减小各种部件的尺寸。
[0008]图1示出了根据一些实施例的半导体结构的顶视图。
[0009]图2A至图2L示出了根据一些实施例的制造半导体结构的中间阶段的立体图。
[0010]图3A
‑
1至图3P
‑
1示出了根据本申请的一些实施例的形成半导体器件结构的各个阶段的沿着图2K中所示的线X1‑
X1'和X2‑
X2'的截面图示。
[0011]图3A
‑
2至图3P
‑
2示出了根据本申请的一些实施例的形成半导体器件结构的各个阶段的沿着图2K中所示的线Y
‑
Y'的截面图示。
[0012]图3A'
‑
2至图3P'
‑
2示出了形成半导体器件结构的各个阶段的截面图示。
[0013]图4A
‑
1示出了根据本申请的一些实施例的沿着图2K中所示的线X1‑
X1'和X2‑
X2'的半导体器件结构的截面图示。
[0014]图4A
‑
2示出了根据本申请的一些实施例的沿着图2K中所示的线Y
‑
Y'的半导体器件结构的截面图示。
[0015]图4A'
‑
2示出了形成半导体器件结构的截面图示。
[0016]图5A
‑
1示出了根据本申请的一些实施例的沿着图2K中所示的线X1‑
X1'和X2‑
X2'的半导体器件结构的截面图示。
[0017]图5A
‑
2示出了根据本申请的一些实施例的沿着图2K中所示的线Y
‑
Y'的半导体器件结构的截面图示。
[0018]图5A'
‑
2示出了形成半导体器件结构的截面图示。
[0019]图6示出了根据本申请的一些实施例的沿着图2K中所示的线Y
‑
Y'的半导体器件结构的截面图示。
[0020]图7示出了根据本申请的一些实施例的沿着图2K中所示的线Y
‑
Y'的半导体器件结构的截面图示。
[0021]图8示出了根据一些实施例的半导体结构的顶视图。
[0022]图9A
‑
1示出了根据一些实施例的半导体器件结构的截面图示。
[0023]图9A
‑
2示出了根据本申请的一些实施例的沿着图2K中所示的线Y
‑
Y'的半导体器件结构的截面图示。
[0024]图9A'
‑
2示出了形成半导体器件结构的截面图示。
[0025]图10A
‑
1示出了根据本申请的一些实施例的沿着图2K中所示的线X1‑
X1'和X2‑
X2'的半导体器件结构的截面图示。
[0026]图10A
‑
2示出了根据本申请的一些实施例的沿着图2K中所示的线Y
‑
Y'的半导体器件结构的截面图示。
[0027]图10A'
‑
2示出了形成半导体器件结构的截面图示。
[0028]图11A
‑
1示出了根据本申请的一些实施例的沿着图2K中所示的线X1‑
X1'和X2‑
X2'的半导体器件结构的截面图示。
[0029]图11A
‑
2示出了根据本申请的一些实施例的沿着图2K中所示的线Y
‑
Y'的半导体器件结构的截面图示。
[0030]图11A'
‑
2示出了形成半导体器件结构的截面图示。
[0031]图12A
‑
1示出了根据一些实施例的半导体器件结构的截面图示。
[0032]图12A
‑
2示出了根据本申请的一些实施例的沿着图2K中所示的线Y
‑
Y'的半导体器件结构的截面图示。
[0033]图12A'
‑
2示出了形成半导体器件结构的截面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件结构，包括：多个第一纳米结构，在垂直方向上堆叠在衬底上方；第一底层，邻近所述多个第一纳米结构；第一绝缘层，位于所述第一底层上方；以及第一源极/漏极结构，位于所述第一绝缘层上方，其中，所述第一绝缘层与一个或多个第一纳米结构直接接触。2.根据权利要求1所述的半导体器件结构，还包括：第一栅极结构，围绕所述多个第一纳米结构中的所述一个或多个第一纳米结构；以及内部间隔件，位于所述第一栅极结构与所述第一源极/漏极结构之间，其中，所述内部间隔件与所述第一绝缘层直接接触。3.根据权利要求1所述的半导体器件结构，其中，所述第一绝缘层高于所述多个第一纳米结构中的最底部的一个第一纳米结构的顶面。4.根据权利要求1所述的半导体器件结构，还包括：多个第二纳米结构，在所述垂直方向上堆叠在所述衬底上方；第二底层，邻近所述多个第二纳米结构；以及第二绝缘层，位于所述第二底层上方，其中，所述第二绝缘层的顶面低于所述第一绝缘层的顶面。5.根据权利要求4所述的半导体器件结构，还包括：介电部件，位于所述多个第一纳米结构和所述多个第二纳米结构之间，其中，所述介电部件包括衬里层和形成在所述衬里层上方的填充层，其中，所述第一绝缘层与所述介电部件的所述衬里层直接接触。6.根据权利要求1所述的半导体器件结构，其中，所述第一源极/漏极结构通过所述第一绝缘层与所述第一底层隔离。7.根据权利要求1所述的半导体器件结构，其中，所述第一绝缘层具有弯曲的顶面。8.根据权利要求1所述的半导体器件结构，还包括：隔离结构，形成在所述衬底上方，其...

【专利技术属性】
技术研发人员：庄宗翰，林志昌，陈仕承，张荣宏，姚茜甯，庄凯麟，江国诚，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：