具有掩埋栅结构的半导体装置及其制造方法制造方法及图纸

一种半导体装置包括：衬底，其包括由隔离层限定的有源区；掩埋栅结构，其设置在衬底中形成的沟槽中；以及第一掺杂区和第二掺杂区，形成在有源区中并且由沟槽隔开，其中，掩埋栅结构包括共形地覆盖沟槽的栅电介质层；以及栅电极，其包括在栅电介质层上部分地填充沟槽的第一部分和形成在第一部分上的第二部分，其中，第二部分包括：第一部分中所包括的材料和包括磷(P)、锗(Ge)或它们的组合的掺杂剂，以及其中，第一部分不与第一掺杂区和第二掺杂区横向重叠，并且第二部分的全部或部分与第一掺杂区和第二掺杂区横向重叠。区和第二掺杂区横向重叠。区和第二掺杂区横向重叠。

【技术实现步骤摘要】
具有掩埋栅结构的半导体装置及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年9月29日提交的韩国专利申请第10
‑
2021
‑
0128902号的优先权，其通过引用整体并入本文中。


[0003]各实施例总体上涉及一种半导体装置，并且具体地，涉及一种具有掩埋栅结构的半导体装置及其制造方法。

技术介绍

[0004]为了晶体管的高性能应用金属栅电极。具体地，掩埋栅型晶体管需要控制阈值电压以实现高性能操作。此外，栅致漏极泄漏(GIDL)特性极大地影响掩埋栅型晶体管的性能。

技术实现思路

[0005]本专利技术的各个实施例针对一种半导体装置，其可以防止栅致漏极泄漏(GIDL)、改善刷新特性同时还在与沟道接触的区域处保持高阈值电压。本专利技术的各个实施例针对一种用于制造半导体装置的方法。
[0006]根据一个实施例，一种半导体装置可以包括：衬底，其包括由隔离层限定的有源区；掩埋栅结构，其设置在所述衬底中形成的沟槽中；第一掺杂区和第二掺杂区，形成在所述有源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：衬底，其包括由隔离层限定的有源区；掩埋栅结构，其设置在所述衬底中形成的沟槽中；以及第一掺杂区和第二掺杂区，形成在所述有源区中并且由所述沟槽隔开，其中，所述掩埋栅结构包括：栅电介质层，其共形地覆盖所述沟槽；以及栅电极，其包括第一部分和第二部分，所述第一部分在所述栅电介质层上部分地填充所述沟槽，且所述第二部分形成在所述第一部分上，其中，所述第二部分包括：所述第一部分中所包括的材料和包括磷P、锗Ge或它们的组合的掺杂剂，以及其中，所述第一部分不与所述第一掺杂区和所述第二掺杂区横向重叠，并且所述第二部分的全部或部分与所述第一掺杂区和所述第二掺杂区横向重叠。2.根据权利要求1所述的半导体装置，其中，所述第二部分的功函数低于所述第一部分的功函数。3.根据权利要求1所述的半导体装置，其中，所述第一掺杂区和所述第二掺杂区具有包括磷、砷或它们的组合的掺杂剂。4.根据权利要求1所述的半导体装置，其中，所述第一掺杂区和所述第二掺杂区具有彼此相同的掺杂剂。5.根据权利要求1所述的半导体装置，其中，所述第一掺杂区和所述第二掺杂区具有彼此不同的掺杂剂。6.根据权利要求1所述的半导体装置，其中，所述第一部分的侧壁和所述第二部分的侧壁彼此对齐，并且所述第一部分的高度大于所述第二部分的高度。7.根据权利要求1所述的半导体装置，其中，所述第一部分和所述第二部分具有金属、金属氮化物、金属硅化物或它们的组合。8.一种制造半导体装置的方法，包括：在包括由隔离层限定的有源区的衬底中形成沟槽；形成覆盖所述沟槽的栅电介质层；在所述栅电介质层上形成部分地填充所述沟槽的初始栅电极；形成包括第一部分和第二部分的栅电极；以及在所述沟槽的两侧上形成第一掺杂区和第二掺杂区，其中，所述第二部分与所述第一部分的不同之处在于，仅所述第二部分包括至少一种掺杂剂。9.根据权利要求8所述的方法，其中，通过利用选自包括磷P和锗Ge的组中的至少一种掺杂剂执行第一离子注入工艺来形成所述栅电极的所述第二...

【专利技术属性】
技术研发人员：南润才，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：