半导体器件及其形成方法技术

本发明专利技术的实施例公开了半导体器件及其形成方法。公开了用于磁阻随机存取存储器(MRAM)的图案化磁隧道结(MTJ)的改进方法以及由其形成的半导体器件。在一个实施例中，一种方法包括：在半导体衬底上方沉积底部电极层；在底部电极层上方沉积MTJ膜堆叠件；在MTJ膜堆叠件上方沉积顶部电极层；图案化顶部电极层；实施第一蚀刻工艺，以图案化MTJ膜堆叠件；在MTJ膜堆叠件上实施第一修整工艺；在实施第一修整工艺之后，在MTJ堆叠件上方沉积第一间隔件层；以及在沉积第一间隔件层之后，实施第二蚀刻工艺，以图案化第一间隔件层、MTJ膜堆叠件、和底部电极层，以形成MRAM单元。以形成MRAM单元。以形成MRAM单元。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本专利技术的实施例涉及半导体
，更具体地，涉及半导体器件及其形成方法。

技术介绍

[0002]作为示例，半导体存储器用于集成电路中用于电子应用，包括收音机、电视、手机、和个人计算设备。半导体存储器包括两大类。一类是易失性存储器；另一类是非易失性存储器。易失性存储器包括随机存取存储器(RAM)，其可以进一步分为两个子类，静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。SRAM和DRAM都是易失性的，因为其在断电时会丢失其存储的信息。
[0003]另一方面，非易失性存储器可以保持存储在其上的数据。一种类型的非易失性半导体存储器是磁阻随机存取存储器(MRAM)。可以在MRAM阵列中布置多个MRAM单元，每个单元都存储一位数据。每个MRAM单元可以包括磁隧道结(MTJ)堆叠件，该堆叠件包括通过薄绝缘体分隔开的两个铁磁板。第一个铁磁板的磁极性是固定的，而第二个铁磁板的极性是自由的。通过改变第二铁磁板的极性，可以将逻辑“0”或者“1”存储在MTJ中。

技术实现思路

[0004]根据本专利技术的实施例的一个方面，提供了一种半导体器件，包括：第一导电部件，位于半导体衬底上；底部电极，位于第一导电部件上；磁隧道结(MTJ)堆叠件，位于底部电极上，MTJ堆叠件包括：参考层，位于底部电极上；隧道势垒层，位于参考层上；以及自由层，位于参考层上；第一间隔件，与自由层的侧面和隧道势垒层的侧面接触，其中，第一间隔件的底面与隧道势垒层的底面齐平；以及顶部电极，位于MTJ堆叠件上。
[0005]根据本专利技术的实施例的另一个方面，提供了一种半导体器件，包括：第一导电部件，位于半导体衬底上；底部电极，位于第一导电部件上；磁隧道结(MTJ)，位于底部电极上；第一间隔件，位于MTJ上，其中，第一间隔件与MTJ的侧面接触；顶部电极，位于MTJ上；以及第一介电层，位于底部电极、MTJ、第一间隔件、和顶部电极上，其中，第一介电层与MTJ和第一间隔件的侧面接触。
[0006]根据本专利技术的实施例的又一个方面，提供了一种形成半导体器件的方法，包括：在半导体衬底上方沉积底部电极层；在底部电极层上方沉积磁隧道结(MTJ)膜堆叠件；在MTJ膜堆叠件上方沉积顶部电极层；图案化顶部电极层；实施第一蚀刻工艺，以图案化MTJ膜堆叠件；在MTJ膜堆叠件上实施第一修整工艺；在实施第一修整工艺之后，在MTJ膜堆叠件上方沉积第一间隔件层；以及在沉积第一间隔件层之后，实施第二蚀刻工艺，以图案化第一间隔件层、MTJ膜堆叠件、和底部电极层，以形成磁阻随机存取存储器(MRAM)单元。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的
尺寸可以任意地增大或减小。
[0008]图1是根据一些实施例的半导体器件的框图；
[0009]图2是根据一些实施例的半导体器件的截面图；
[0010]图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15A、图15B、图16A、图16B、图17和图18是根据一些实施例的半导体器件的制造中的中间阶段的截面图。
具体实施方式
[0011]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本专利技术可以在各个实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或配置之间的关系。
[0012]而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0013]多种实施例提供了用于形成磁阻随机存取存储器(MRAM)器件的改进方法，以及由其形成的MRAM器件。该方法包括形成底部电极、在底部电极上方形成磁隧道结(MTJ)、以及在MTJ上方形成顶部电极。MTJ包括参考层(也称为固定层或者钉扎层)、位于参考层上方的隧道势垒层、和位于参考层上方的自由层。在一些实施例中，参考层和自由层的顺序可以颠倒。顶部电极进行图案化，并且下面的MTJ使用顶部电极作为掩模进行图案化。MTJ通过离子束蚀刻(IBE)工艺进行图案化，其包括高角度IBE(例如入射角大于30
°
)和低角度IBE(例如入射角小于30
°
)的组合。MTJ图案化为直至蚀刻穿过隧道势垒层并且暴露参考层。诸如氮化硅或者氧化硅的间隔件层形成在顶部电极和MTJ上方，并且使用IBE蚀刻穿过间隔件层和参考层。高角度IBE会损坏MTJ的侧壁，这会对所得MRAM的磁性(例如开关特性)产生不利影响，而低角度IBE会在MTJ的侧壁上沉积类似金属的副产物，这可能会导致所得MRAM中的短路。在蚀刻自由层和隧道势垒层之后形成间隔件层，可以保护自由层和隧道势垒层的侧壁免受因IBE而造成的损坏，从而减少短路并且改善所得MRAM的磁性。这可以减少器件缺陷，并且提高器件性能。
[0014]图1是根据一些实施例的半导体器件50的框图。半导体器件50包括磁阻随机存取存储器(MRAM)阵列52、行解码器54、和列解码器56。MRAM阵列52包括布置成行和列的MRAM单元58。行解码器54可以是静态互补金属氧化物半导体(CMOS)解码器、伪NMOS解码器等。在操作期间，行解码器54通过激活该行的相应字线WL，来在MRAM阵列52的行中选择期望的MRAM单元58。列解码器56可以是静态CMOS解码器、伪NMOS解码器等，并且可以包括写入器驱动器、感测放大器、其组合等。在操作期间，列解码器56在MRAM阵列52的列中选择期望的MRAM单元58，并且通过位线BL从所选择的MRAM单元58读取数据或者将数据写入至所选择的MRAM
单元58。
[0015]图2是根据一些实施例的半导体器件50的截面图。图2是简化图，为了说明清楚，省略了半导体器件50的一些部件(下文讨论)。半导体器件50包括逻辑区50L和存储器区50M。存储器器件(例如MRAM器件)形成在存储器区50M中，并且逻辑器件(例如逻辑电路)形成在逻辑区50L中。例如，MRAM阵列52(参见图1)可以形成在存储器区50M中，而行解码器54和列解码器56(参见图1)可以形成在逻辑本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一导电部件，位于半导体衬底上；底部电极，位于所述第一导电部件上；磁隧道结堆叠件，位于所述底部电极上，所述磁隧道结堆叠件包括：参考层，位于所述底部电极上；隧道势垒层，位于所述参考层上；和自由层，位于所述参考层上；第一间隔件，与所述自由层的侧面和所述隧道势垒层的侧面接触，其中，所述第一间隔件的底面与所述隧道势垒层的底面齐平；以及顶部电极，位于所述磁隧道结堆叠件上。2.根据权利要求1所述的半导体器件，还包括：介电层，与所述第一间隔件的侧面和所述参考层的侧面接触。3.根据权利要求2所述的半导体器件，其中，所述介电层包括氧化铝。4.根据权利要求1所述的半导体器件，还包括：第二间隔件，与所述第一间隔件的侧面和所述参考层的侧面接触。5.根据权利要求1所述的半导体器件，还包括：第二间隔件，与所述第一间隔件的侧面接触，其中，所述第二间隔件的底面与所述隧道势垒层的所述底面齐平。6.根据权利要求1所述的半导体器件，其中，所述磁隧道结堆叠件包括位于所述参考层和所述隧道势垒层之间的台阶。7.一种半导体器件，包括：第一导电部件，位于半导体衬底上；底部电极，位于所述第一导电部件上；磁隧道结，位于所述底部电极上；第一间隔件，位于所述磁隧道结上，其中，所述第一间隔件与所述磁隧道...

【专利技术属性】
技术研发人员：庄学理，王宏烵，黄胜煌，张弘郁，郭耿铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：