在单一等离子体增强化学气相沉积处理腔室中，将不同材料的层堆栈结构沉积至基板上，同时维持真空。将基板放到处理腔室中，并且第一处理气体用于在基板上形成第一层的第一材料。在第二处理气体用于在基板上形成第二层的第二材料之前，进行等离子体净化及气体净化。重复等离子体净化及气体净化，并且将第一与第二材料的附加层沉积至层堆栈结构上。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体基板处理系统，且更具体地，本专利技术涉及用于沉积材料的层堆栈结构的工艺。2.
技术介绍
半导体基板处理系统通常含有处理腔室，处理腔室具有基座，以在腔室内邻近处理区域处支撑半导体基板。腔室构成真空封闭区而部分地界定处理区域。气体分配组件或喷淋头将一种或多种处理气体提供至处理区域。气体接着经加热和/或供应能量而形成等离子体，以在基板上执行一些工艺。这些工艺可包括等离子体增强化学气相沉积(PECVD)，以将膜沉积至基板上。三维(3D)内存可由沉积在基板上的交替膜材料的层堆栈结构制成。例如，3D内存可包括氧化物与氮化物膜的交替层、或者氧化物与硅膜的交替层。这些堆栈结构可包括多层第一材料和第二材料。为了形成这些层堆栈结构，把基板放到第一 PECVD腔室内，并且将真空施加至腔室。前驱物气体用来产生等离子体，并且第一材料沉积在基板上。可用惰性气体(例如氮气)净化腔室，接着将基板移出第一 PECVD腔室。接着将基板传送到第二 PECVD腔室。将真空施加至第二 PECVD腔室，并且前驱物气体用来产生等离子体，且第二材料沉积在基板上的第一材料上。移开基板，并且重复工艺，直到在基板上形成所需层数。上述工艺的问题在于，在不同处理腔室中沉积每一材料层可能十分没有效率。需要一种用于在单一处理腔室中形成多层不同材料、而无需破坏处理腔室真空的方法。
技术实现思路
在一个实施例中，用于制造交替材料的层堆栈结构的工艺在单一 PECVD处理腔室中原位地执行。基板被放到PECVD处理腔室的接地基座上。关闭处理腔室的门以密封腔室，并且将真空施加至腔室。在一个实施例中，电极可按电容耦合构造装设在基座上。交流射频(RF)功率可施加至电极，而在基板与电极之间产生电场。第一组处理气体流入处理腔室，并在PECVD腔室内激发成第一等离子体。等离子体具有被离子化的相当多比例的离子化原子或分子，并且原子或分子释出电子。这些高能电子会诱发第一处理气体分子的解离以及大量自由基的产生。如此将第一材料沉积至基板上。在沉积第一材料层之后，进行等离子体净化，以清洁PECVD腔室并且调理第一材料层的表面，使第一材料层与将沉积的下一材料层有良好界面。接着进行气体净化，以清除残余气体。第二组处理气体流入处理腔室，并在PECVD腔室内激发成第二等离子体。第二材料层从第二等离子体沉积在第一材料上。等离子体净化清洁PECVD腔室并且调理第二材料层的表面。接着进行气体净化，以移除第二处理气体。重复所述沉积第一与第二材料层的工艺，直到在基板上已沉积所需层数。由于不同材料的沉积是在同一 PECVD处理腔室中且在整个沉积过程中进行，PECVD处理腔室维持真空，因此可增进工艺效率。因不需要在两个不同的PECVD处理腔室之间传送基板来沉积不同材料层，可节省许多时间。所沉积的材料层堆栈结构可取决于制造的3D内存的类型。可形成层堆栈结构的材料实例包括:氧化硅/氮化硅、氧化硅/硅、硅/掺杂硅、硅/氮化硅和其它材料。在沉积层堆栈结构之后，可将基板移出PECVD处理腔室，并且可进行额外处理，以制造3D存储设备。在一些实施例中，存储设备可需要8x、16x、24x或更多层材料。将材料层沉积至基板上的潜在问题为，每一层会产生施加到基板的拉伸应力或压缩应力。基板可反抗来自沉积层的应力，以造成基板应变变形，所述应力可导致基板上表面弯曲。基板上表面的所述变形会造成后续平版印刷处理产生误差。为了使基板变形最小化，可调整沉积材料层，使基板上的净应力很小。更具体地，可调整两种材料的应力，使两种材料的应力强度实质相等且方向相反。当沉积彼此相邻的多对层时，相等、但相反的拉伸或压缩应力将趋向于互相抵消，如此基板的净应力将很小，确保基板不会发生任何变形。虽然净应力可近似零,但因应力相反,相邻层之间的应力可能很大。如果应力太大，则可能打断相邻层之间的键合，以致层堆栈结构的一部分分层。为了避免分层，相邻材料的键合必须很强。在一个实施例中，在沉积材料之后，可向材料的露出表面施行等离子体处理，以改善相邻层之间的键合界面并且防止分层。附图说明图1图示沉积在基板上的层堆栈结构；图2图示PECVD处理腔室；图3图示沉积在基板上的具有拉伸应力的截面；图4图示沉积在基板上的具有压缩应力的截面；图5图示层堆栈结构的截面，所述层堆栈结构具有交替的拉伸应力与压缩应力层；图6图示层堆栈结构的俯视图，所述层堆栈结构具有交替的拉伸应力与压缩应力层；图7图示用以将氧化硅/氮化硅层堆栈结构沉积至基板上的工艺步骤的流程图8图示用以将氧化硅/硅层堆栈结构沉积至基板上的工艺步骤的流程图9图示用以将硅/掺杂硅层堆栈结构沉积至基板上的工艺步骤的流程图10图示用以将硅/掺杂硅层堆栈结构沉积至基板上的工艺步骤的流程图11图示用以将硅/氮化硅层堆栈结构沉积至基板上的工艺步骤的流程图；以及图12图示用以将第一材料/第二材料层堆栈结构沉积至基板上的工艺步骤的流程图。具体实施方式参照第I图，在一个实施例中，多层堆栈结构101形成在基板100上，基板100具有第一材料层103和第二材料层105。后续层可重复第一材料层103与第二材料层105的所述交替图案而得。在一个实施例中，第一材料可以是氧化物，并且第二材料可以是氮化物。在其它实施例中，第一 /第二材料堆栈结构可以是氧化物/硅、硅/掺杂硅、或者硅/氮化物。所有这些材料组合物可用于BiCS (比特-成本可缩减(Bit-Cost Scalable)),TCAT(万亿比特单元阵列晶体管(Terabit Cell Array Transistor))和其它3D内存结构。在其它实施例中，第一/第二材料堆栈结构可以是其它材料组合物。第一与第二材料层沉积至基板上的顺序也可相反。层数可取决于制造的存储设备。在一个实施例中，堆栈数量可为8x或16x或24x或甚至更多，其中8、16、24或更多层的每一堆栈结构对应于一个存储设备。两个不同材料层构成每一堆栈结构，因此8x堆栈数量的对应层数可为16，16x堆栈数量可有32层，24x堆栈数量可有48层，并且更多堆栈数量可具有更多层数。参照图2，图示PECVD处理腔室201。处理腔室201包括基座211、处理气体歧管213、处理气体源215、电极217、发射交流RF电力的RF功率源219、加热器221和净化气体源221。在一个实施例中，电极217可设在基座211正上方，基座211按电容耦合构造电气接地。在一个实施例中，电极217可以是喷头结构，喷头结构具有处理气体的流动路径。处理和净化气体可流过歧管213和电极217而至处理腔室201的基座上方。在处理期间，将基板100放到基座211上，并且将真空施加至PECVD处理腔室201。可向加热器2211施加能量，以加热基板100。第一组处理气体通过歧管213而进入处理腔室201。电极217由RF功率源219供给能量，以在电极217与接地基座211之间产生电场。在一个实施例中，基座211可设在可变高度调整器上，可变高度调整器能控制基板100的顶部与电极217之间的间隔。RF电场激发第一组处理气体并且产生等离子体225。等离子体225具有相当多比例的离子化的原子或分子，原子或分子释出电子。这些高能电子会诱发前驱物分子的解离以及大量自由基的产生。如此将本文档来自技高网...
【技术保护点】
一种方法，包含：(a)将基板放到等离子体增强化学气相沉积（PECVD）腔室中；(b)将第一处理气体激发成第一等离子体；(c)从所述第一等离子体将一层第一材料沉积至所述基板上；(d)等离子体净化所述PECVD腔室，并且利用所述等离子体净化，露出待调理供沉积用的所述第一材料的表面；(e)气体净化所述PECVD腔室，以移除所有气体污染物；(f)将第二处理气体激发成第二等离子体；(g)从所述第一等离子体将一层第二材料沉积至所述基板上；(h)等离子体净化所述PECVD腔室，并且利用所述等离子体净化，露出待调理供沉积用的所述第二材料的表面；(i)气体净化所述PECVD腔室，以移除气体污染物；(j)在所述步骤(b)至(i)的整个过程中，维持所述PECVD腔室中的真空；以及(k)重复所述步骤(b)至(j)，直到在所述基板上已沉积一预定层数的所述第一材料和所述第二材料。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：N·拉贾戈帕兰，X·韩，J·A·朴，清原敦，朴贤秀，金秉宪，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。