形成FinFET栅极氧化物的方法技术

半导体器件包括半导体鳍、第一氮化硅基层、衬垫氧化物层、第二氮化硅基层和栅极氧化物层。半导体鳍具有顶面、邻近顶面的第一侧表面和设置在第一侧表面下方并且邻近第一侧表面的第二侧表面。第一氮化硅基层外围包围半导体鳍的第二侧表面。衬垫氧化物层设置为与第一氮化硅基层共形。第二氮化硅基层设置为与衬垫氧化物层共形。栅极氧化物层设置为与半导体鳍的顶面和第一侧表面共形。本发明专利技术的实施例还涉及形成FinFET栅极氧化物的方法。

【技术实现步骤摘要】

本专利技术涉及集成电路器件，更具体地，涉及形成FinFET栅极氧化物的方法。
技术介绍
半导体集成电路(IC)工业已经经历了快速增长。在IC演化过程中，功能密度(定义为每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。但是这种按比例缩小增加了处理和制造IC的复杂性。为了实现这些进步，需要IC制造中的类似的发展。例如，随着半导体IC工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维(3D)器件的发展。然而，现有的FinFET器件和制造FinFET器件的方法不是在所有方面都已完全令人满意。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：半导体鳍，具有顶面、邻近所述顶面的第一侧表面和设置在所述第一侧表面下方并且邻近所述第一侧表面的第二侧表面；第一氮化硅基层，外围包围所述第二侧表面；衬垫氧化物层，设置为与所述第一氮化硅基层共形；第二氮化硅基层，设置为与所述衬垫氧化物层共形；以及栅极氧化物层，设置为与所述顶面和所述第一侧表面共形。本专利技术的另一实施例提供了一种用于形成半导体器件的方法，包括：使半导体衬底凹进以在所述半导体衬底中形成多个隔离区域，并且在所述隔离区域之间和所述隔离区域的顶面上方形成至少一个半导体鳍，其中，所述至少一个半导体鳍具有顶面、邻近所述顶面的第一侧表面和形成在所述第一侧表面下方并且邻近所述第一侧表面的第二侧表面；形成与所述至少一个半导体鳍共形的第一氮化硅基层；形成与所述第一氮化硅基层共形的衬垫氧化物层；形成与所述衬垫氧化物层共形的第二氮化硅基层；在所述隔离区域上形成多个沟槽隔离结构以外围包围所述第二侧表面上的所述第二氮化硅基层；以及将所述顶面和所述第一侧表面上的所述第一氮化硅基层和所述第二氮化硅基层转化成栅极氧化物层。本专利技术的又一实施例提供了一种用于形成半导体器件的方法，包括：使半导体衬底凹进以在所述半导体衬底中形成多个隔离区域，并且在所述隔离区域之间和所述隔离区域的顶面上方形成至少一个半导体鳍；形成与所述至少一个半导体鳍共形的衬垫氧化物层；形成与所述至少一个半导体鳍共形并且位于所述至少一个半导体鳍和所述衬垫氧化物层之间的第一氮化硅基层；形成与所述衬垫氧化物层共形的第二氮化硅基层；形成隔离层以覆盖所述第二氮化硅基层并且填充所述隔离区域；在所述隔离层上实施退火操作；平坦化所述隔离层以暴露所述至少一个半导体鳍的顶面上的所述第二氮化硅基层；使所述隔离层凹进以在所述隔离区域上形成多个沟槽隔离结构，其中，使所述隔离层凹进的操作包括暴露所述至少一个半导体鳍的第一侧表面上的所述第二氮化硅基层以及形成所述沟槽隔离结构以外围包围所述至少一个半导体鳍的第二侧表面上的所述第二氮化硅基层，其中，所述第一侧表面形成为邻近所述至少一个半导体鳍的所述顶面，并且所述第二侧表面形成在所述第一侧表面下方并且邻近所述第一侧表面；将所述顶面和所述第一侧表面上的所述第一氮化硅基层和所述第二氮化硅基层转化成栅极氧化物层。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据各个实施例的半导体器件的示意性截面图。图2A至图2G是根据各个实施例的示出用于制造半导体器件的方法的中间阶段的示意性截面图。图3是根据各个实施例的用于制造半导体器件的方法的流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此处所使用的术语只用于描述具体的实施例，不用于限制附加声明。例如，除非另有限制，单一形式的术语“一”或“这”也可以表示复数形式。“第一”和“第二”之类的术语用于描述不同的器件、区域和层等，虽然这些术语只用于从另一个器件、另一个区域和另一个层中区分一个器件、一个区域和一个层。因此，在不背离本专利技术主题精神的情况下，第一区域可以被称为第二区域，其它的可通过类比推理。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此处所使用的术语“和/或”包括一个或多个相关联列项目的任何和所有组合。在用于制造FinFET器件的典型工艺中，在隔离氧化物层的高温退火工艺和鳍凹槽蚀刻工艺期间，由硅形成的半导体鳍将经受硅损耗，因此导致半导体鳍的顶部的较小的临界尺寸和差的鳍临界尺寸均匀性，并且降低FinFET器件的性能。此外，半导体鳍有可能受到热应力效应和/或薄膜应力的损坏。再者，由于半导体鳍的硅损耗，栅极氧化物层与半导体鳍具有差的一致性，并且在半导体鳍的底部，栅极氧化物层的厚度较薄，因而在半导体鳍的底部很可能发生泄漏。本专利技术的实施例是为了提供一种半导体器件和用于制造半导体器件的方法，其中，分别形成与半导体鳍和衬垫氧化物层共形的第一氮化硅基层和第二氮化硅基层，衬垫氧化物层与第一氮化硅基层共形。在随后的对隔离层实施的高温退火工艺和鳍凹槽蚀刻工艺期间，第二氮化硅基层能防止半导体鳍受到损耗，从而使得可以保持半导体鳍的顶部的临界尺寸和提高半导体鳍的临界尺寸均匀性，从而增强了半导体器件的性能。除了半导体鳍在高温退火工艺和鳍凹槽蚀刻工艺期间不受到损耗之外，外围包围半导体鳍的第一氮化硅基层消除了硅的定向效应，并且第一氮化硅基层和第二氮化硅基层转化成栅极氧化物层，从而使得栅极氧化物层可以具有良好的均匀性和一致性，从而防止了半导体器件的泄漏，并且进一步增强了半导体器件的性能。此外，在半导体鳍的底部上保留第一氮化硅基层和第二氮化硅基层，并且第一氮化硅基层和第二氮化硅基层具有比衬垫氧化物层更大的结构强度，从而维持半导体鳍并且抵抗热应力和/或薄膜应力。图1是根据各个实施例的半导体器件的示意性截面图。在一些实施例中，半导体器件100是FinFET器件。如图1所示，半导体器件100包括半导体鳍102、第一氮化硅基层104、衬垫氧化物层106、第二氮化硅基层108和栅极氧化物层110。在一些实例中，通过使衬底112凹进形成半导体鳍102，并且因此半导体鳍102突出于半导体衬底112的凹进表面114，并且半导体鳍102和半导体衬底112由相同的材料形成。半导体衬底112和半导体鳍102可以由单晶半导体材料或化合物半导体材料组成。例如，硅、锗或玻璃可以用作半导体衬底112和半导体鳍102的材料。在一些示例性实例中，半导体衬底112和半导体鳍102都由硅组成。再次参照图1，半导体鳍102具有顶面116、第一侧表面118和第二侧表面120。顶面116位于半导体鳍102的顶部上。第一侧表面118邻近和本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体鳍，具有顶面、邻近所述顶面的第一侧表面和设置在所述第一侧表面下方并且邻近所述第一侧表面的第二侧表面；第一氮化硅基层，外围包围所述第二侧表面；衬垫氧化物层，设置为与所述第一氮化硅基层共形；第二氮化硅基层，设置为与所述衬垫氧化物层共形；以及栅极氧化物层，设置为与所述顶面和所述第一侧表面共形。

【技术特征摘要】
2015.07.31 US 14/815,5471.一种半导体器件，包括：半导体鳍，具有顶面、邻近所述顶面的第一侧表面和设置在所述第一侧表面下方并且邻近所述第一侧表面的第二侧表面；第一氮化硅基层，外围包围所述第二侧表面；衬垫氧化物层，设置为与所述第一氮化硅基层共形；第二氮化硅基层，设置为与所述衬垫氧化物层共形；以及栅极氧化物层，设置为与所述顶面和所述第一侧表面共形。2.根据权利要求1所述的半导体器件，还包括外围包围所述第二氮化硅基层的多个沟槽隔离结构。3.根据权利要求1所述的半导体器件，其中，所述第一氮化硅基层包括氮化硅层或氮氧化硅层。4.根据权利要求1所述的半导体器件，其中，所述第一氮化硅基层的氮浓度在从1E19原子/cm3至5E21原子/cm3的范围内。5.根据权利要求1所述的半导体器件，其中，所述第二氮化硅基层包括氮化硅层、氮氧化硅层或碳氮氧化硅层。6.根据权利要求1所述的半导体器件，其中，所述第二氮化硅基层的氮浓度在从1E19原子/cm3至5E21原子/cm3的范围内。7.根据权利要求1所述的半导体器件，其中，所述栅极氧化物层包括氧化硅层。8.一种用于形成半导体器件的方法，包括：使半导体衬底凹进以在所述半导体衬底中形成多个隔离区域，并且在所述隔离区域之间和所述隔离区域的顶面上方形成至少一个半导体鳍，其中，所述至少一个半导体鳍具有顶面、邻近所述顶面的第一侧表面和形成在所述第一侧表面下方并且邻近所述第一侧表面的第二侧表面；形成与所述至少一个半导体鳍共形的第一...

【专利技术属性】
技术研发人员：吴政达，王廷君，陈愿年，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71