形成有掩埋氧化物图形的半导体器件的方法及其相关器件技术

一种形成半导体器件的方法，包括：　　　　如此蚀刻半导体衬底，以便于半导体衬底限定出沟槽和初步有源图形，沟槽具有底面和侧壁；　　　　在沟槽的底面和侧壁上形成绝缘层；　　　　在绝缘层上如此形成隔离物，以便于隔离物在沟槽的侧壁上和沟槽的一部分底面上；　　　　如此除去沟槽底面上和隔离物下方的绝缘层，以便于至少部分暴露沟槽的一部分底面，将隔离物与沟槽的底面间隔开，并部分地暴露初步有源图形的一部分；　　　　部分地除去初步有源图形的暴露部分的一部分，以提供在隔离物下方限定出凹陷部分的有源图形；和　　　　在有源图形的凹陷部分中形成掩埋绝缘层。

【技术实现步骤摘要】

本专利技术涉及制造集成电路器件的方法以及相关的器件，且更为具体地，涉及隔离集成电路器件的有源区的方法以及相关器件。
技术介绍
近些年来，已经将半导体器件设计成高度集成且以低驱动电压来高速工作。例如，在常规金属氧化物硅场效应晶体管(MOSFET)中，半导体器件的高速工作需要减小MOSFET的沟道长度。由于MOSFET的沟道长度减小，所以由漏电压产生的电场会负面地影响MOSFET中的沟道区并由于短沟道效应而导致栅控的可靠性降低。此外，沟道长度的减小会导致沟道区中的离子浓度增加，且可能会导致沟道区中的载流子迁移率减小，由此降低MOSFET的驱动电流。由于MOSFET的源极区与漏极区之间的结深降低，还会增加漏电流。为了解决关于上述MOSFET的问题，已经利用绝缘体上硅(SOI)衬底来用于制造半导体器件。将器件的有源区与SOI衬底隔离。SOI衬底通常包括体(bulk)硅。在衬底上依序叠置绝缘层和上部硅层。形成在SOI衬底上的半导体器件可以提供减小的结电容，且可以增加驱动电流。然而，由于上部硅层的不均匀性、由于来自衬底下部的绝缘引起的自热效应而导致的驱动电流下降和/或浮沟道效应，形成在SOI衬底上的半导体器件还会展示出阈值电压的频繁变化。为了解决形成在SOI衬底上的半导体器件的问题，可以在衬底表面下形成掩埋氧化物图形。例如，在美国专利No.6,403,482(’482)中公开了这种技术，该专利公开了一种含有选择地形成于源极和漏极接触区下方的掩埋氧化物图形的晶体管。然而，由于源极和漏极区的接触表面减小，在’482专利中公开的该工艺展示出高的接触电阻。此外，由于源极和漏极区接触阱区，所以不能有效地防止结漏电流。因此，已经提议出解决上述关于形成于SOI衬底上的半导体器件的问题的方法。特别地，在被蚀刻的锗层上形成掩埋氧化物图形。例如，可以利用外延生长工艺在衬底上形成硅层和硅锗层，并将硅锗层部分蚀刻掉。沿着硅锗层的蚀刻部分形成掩埋氧化物图形。然而，利用外延生长工艺的工艺通常需要在随后的工艺中改变处理方法。而且，外延生长工艺成本高，如果要大规模生产半导体器件，则这会成为财政负担。因此，期望一种改善的半导体器件，其以有竞争力的制造成本提供减小的结漏电流和结电容。
技术实现思路
本专利技术的一些实施例提供形成半导体器件的方法。如此蚀刻半导体衬底，以便于半导体衬底限定出沟槽和初步有源图形。沟槽具有底面和侧壁。在沟槽的底面和侧壁上提供绝缘层，并在绝缘层上如此形成隔离物，以便于该隔离物在沟槽侧壁上以及沟槽的一部分底面上。如此除去沟槽底面上和隔离物下方的绝缘层，以便于至少部分暴露沟槽的一部分底面，将隔离物与沟槽底面间隔开且部分暴露初步有源图形的一部分。部分除去初步有源图形的暴露部分的一部分，以提供在隔离物下方限定出凹陷部分的有源图形。在有源图形的凹陷部分中形成掩埋绝缘层。还提供相关的器件。在本专利技术的另外的实施例中，初步有源图形的上表面具有至少两个不同的宽度。蚀刻半导体衬底还可以限定出在沟槽下方的衬底的主体部分和有源图形。有源图形可以包括具有第一宽度的第一区和具有大于第一宽度的第二宽度的第二区。掩埋氧化物层会将有源图形的第一区与衬底的主体部分隔离开并将有源图形的第二区电耦合于衬底的主体部分。在本专利技术的另一些实施例中，初步有源图形可以具有第一区和第二区。第二区的宽度与第一区的不同。可以各向异性蚀刻初步有源图形的第一区的下部。可以利用热氧化工艺或化学气相沉积(CVD)工艺来形成掩埋绝缘层。在本专利技术的一些实施例中，可以通过在半导体衬底上形成缓冲绝缘层来蚀刻半导体衬底。可以在缓冲绝缘层上形成氮化硅层。通过构图该氮化硅层可以形成暴露场区的氮化硅图形。可以利用该氮化硅图形作为蚀刻掩模来蚀刻缓冲绝缘层和半导体衬底，以提供沟槽和初步有源区。在本专利技术另外的实施例中，可以通过利用隔离物作为蚀刻掩模来各向异性蚀刻绝缘层，以除去绝缘层，由此暴露出沟槽底面的至少一部分表面。可以通过热氧化包括初步有源图形的衬底来形成绝缘层。绝缘层可以包括氧化硅。隔离物可以包括氮化硅或其蚀刻速率低于绝缘层蚀刻速率的材料。在本专利技术特定的实施例中，可以利用化学干蚀刻工艺来部分除去初步有源图形。虽然上面参考方法初步地描述了本专利技术，但是本文中还提供器件。附图说明图1A至1I是示出根据本专利技术一些实施例的有源区制造中的处理步骤的透视图。图2A至2I是示出根据本专利技术一些实施例的有源区制造中的处理步骤的横截面图。图3是示出根据本专利技术一些实施例的有源区的平面图。图4是示出根据本专利技术另外实施例的有源区的平面图。图5A至5G是示出根据本专利技术一些实施例的单元晶体管的制造中的处理步骤的横截面图。图6是示出根据本专利技术一些实施例的单元晶体管的有源区的平面图。图7是示出根据本专利技术一些实施例的动态随机存取存储器(DRAM)的单元晶体管的横截面图。图8A至8D是示出根据本专利技术的一些实施例的平面型晶体管的制造中的处理步骤的横截面图。图9是示出根据本专利技术一些实施例的平面型晶体管的平面图。图10A至10F是示出根据本专利技术一些实施例的单元晶体管的制造中的处理步骤的横截面图。图11A至11D是示出根据本专利技术一些实施例的单元晶体管的制造中的处理步骤的横截面图。图12A至12D是示出根据本专利技术一些实施例的单元晶体管的制造中的处理步骤的横截面图。图13A至13G是示出根据本专利技术一些实施例的鳍型金属氧化物半导体(MOS)晶体管的制造中的处理步骤的透视图。具体实施例方式下面参考附图更加全面地描述本专利技术，在附图中展示出本专利技术的实施例。然而，可以以许多不同的方式来体现本专利技术，且不应解释为本专利技术受限于本文中所阐述的实施例。更确切地，提供这些实施例，以便于该公开物会详尽和完整，且会将本专利技术的范围充分地传达给本领域技术人员。在附图中，为了清晰，将层和区的尺寸和相对尺寸放大。会理解，当称元件或层在另一元件或层“之上”、“连接于”另一元件或层、或“耦合于”另一元件或层时，其可以是直接在另一元件或层“之上”、直接“连接于”另一元件或层、或直接“耦合于”另一元件或层，或者可以存在中间元件或层。相反，当称元件直接在另一元件或层“之上”、“直接连接于”另一元件或层或“直接耦合于”另一元件或层，则不存在中间元件或层。作为这里使用的术语“和/或”包括一个或多个相关列举项目的任意和所有结合。贯穿全文，相同的数字参考相同的元件。可以理解，虽然本文中使用术语第一和第二来描述各种区、层和/或部分，但是这些区、层和/或部分不应该受限于这些术语。这些术语仅用来将一个区、层或部分与另一个区、层或部分相区分。因此，在不脱离本专利技术的教导下，下面讨论的第一区、层或部分可以被称为第二区、层或部分，且相似地，第二区、层或部分可以被称为第一区、层或部分。此外，本文中使用诸如“下”或“底部”和“上”或“顶部”的相对术语来描述一个元件相对于另一元件的关系，如附图中所示。会理解，相对术语旨在包含除附图中所描绘的取向之外的器件的不同取向。例如，如果附图中的器件翻转，则被描述为在另一元件的“下”侧上的元件会在另一元件的“上”侧上取向。因此，取决于附图的具体取向，示例性的术语“下”可以包含“下”和“上”两种取向。相似地，如果在一个附图中的器件翻转，则被描述为在另一元件“之下”或“下方”的元件会在本文档来自技高网...

【技术保护点】
1.一种形成半导体器件的方法，包括： 如此蚀刻半导体衬底，以便于半导体衬底限定出沟槽和初步有源 图形，沟槽具有底面和侧壁； 在沟槽的底面和侧壁上形成绝缘层； 在绝缘层上如此形成隔离物，以便于隔离物在沟槽的侧壁上和沟 槽的一部分底面上； 如此除去沟槽底面上和隔离物下方的绝缘层，以便于至少部分暴 露沟槽的一部分底面，将隔离物与沟槽的底面间隔开，并部分地暴露 初步有源图形的一部分； 部分地除去初步有源图形的暴露部分的一部分，以提供在隔离物 下方限定出凹陷部分的有源图形；和 在有源图形的凹陷部分中形成掩埋绝缘层。

【技术特征摘要】
2004.03.05 KR 10－2004－00150851.一种形成半导体器件的方法，包括如此蚀刻半导体衬底，以便于半导体衬底限定出沟槽和初步有源图形，沟槽具有底面和侧壁；在沟槽的底面和侧壁上形成绝缘层；在绝缘层上如此形成隔离物，以便于隔离物在沟槽的侧壁上和沟槽的一部分底面上；如此除去沟槽底面上和隔离物下方的绝缘层，以便于至少部分暴露沟槽的一部分底面，将隔离物与沟槽的底面间隔开，并部分地暴露初步有源图形的一部分；部分地除去初步有源图形的暴露部分的一部分，以提供在隔离物下方限定出凹陷部分的有源图形；和在有源图形的凹陷部分中形成掩埋绝缘层。2.权利要求1的方法，其中初步有源图形的上表面具有至少两个不同的宽度。3.权利要求2的方法，其中蚀刻半导体衬底还限定出在沟槽下方的衬底的主体部分和有源图形；其中有源图形包括具有第一宽度的第一区和具有大于第一宽度的第二宽度的第二区；和其中掩埋氧化物层将有源图形的第一区与衬底的主体部分隔离开，并将有源图形的第二区电耦合于衬底的主体部分。4.权利要求2的方法，其中初步有源图形具有第一区和第二区，第二区的宽度与第一区的不同，且其中部分地除去初步有源图形的暴露部分包括各向异性蚀刻初步有源图形的第一区的下部。5.权利要求1的方法，其中形成掩埋绝缘层包括利用热氧化工艺或化学气相沉积(CVD)工艺来形成掩埋绝缘层。6.权利要求1的方法，其中蚀刻半导体衬底还包括在半导体衬底上形成缓冲绝缘层；在缓冲绝缘层上形成氮化硅层；通过构图氮化硅层来形成暴露场区的氮化硅图形；和利用氮化硅图形作为蚀刻掩模蚀刻缓冲绝缘层和半导体衬底，以提供沟槽和初步有源区。7.权利要求1的方法，其中除去绝缘层包括利用隔离物作为蚀刻掩模来各向异性蚀刻绝缘层，由此暴露沟槽底面的至少一部分表面。8.权利要求1的方法，其中形成绝缘层包括热氧化包括初步有源图形的衬底。9.权利要求1的方法，其中绝缘层包括氧化硅。10.权利要求1的方法，其中隔离物包括氮化硅。11.权利要求1的方法，其中隔离物包括其蚀刻速率低于绝缘层蚀刻速率的材料。12.权利要求1的方法，其中部分除去初步有源图形的暴露部分的一部分包括利用化学干蚀刻工艺除去初步有源图形的暴露部分的一部分。13.一种形成晶体管的方法，包括如此蚀刻集成电路衬底，以便于衬底限定出衬底中的沟槽、衬底的有源区和衬底的主体部分；形成在沟槽下方并在衬底的有源区与衬底的主体部分之间延伸的掩埋绝缘图形；在集成电路衬底的有源区上形成栅极；和在栅极的第一侧上的衬底的有源区上形成源极区，并在栅极的第二侧上的衬底的有源区上形成漏极区，源极区和漏极区电耦合于掩埋绝缘图形。14.权利要求...

【专利技术属性】
技术研发人员：孙龙勋，崔诗荣，李炳，李钟昱，丁仁洙，李德炯，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：