自对准三重图形的形成方法技术

一种自对准三重图形的形成方法，包括：提供待刻蚀层，待刻蚀层表面具有分立的第一牺牲层；在待刻蚀层表面以及第一牺牲层的侧壁和顶部形成第二牺牲薄膜、以及第二牺牲薄膜表面的第一侧墙层；平坦化第二牺牲薄膜和第一侧墙层，直至暴露出第一牺牲层的顶部表面，第一侧墙层形成第一侧墙，第二牺牲薄膜形成第二牺牲层，第二牺牲层和第一侧墙的顶部表面与第一牺牲层的顶部表面齐平；在平坦化工艺之后，去除第一牺牲层；去除第一牺牲层之后，在第二牺牲层和第一侧墙两侧的待刻蚀层表面形成第二侧墙；以第一侧墙和第二侧墙为掩膜，干法刻蚀第二牺牲层，直至暴露出待刻蚀层表面为止。所形成的自对准三重图形的尺寸较小，且形成工艺简单。

【技术实现步骤摘要】
自对准三重图形的形成方法
本专利技术涉及半导体制造
，尤其涉及一种自对准三重图形的形成方法。
技术介绍
随着半导体技术的不断进步，半导体器件的工艺节点正不断减小。然而，由于受到现有的光刻工艺精度的限制，以现有的光刻工艺形成的掩膜图形难以满足半导体器件持续减小特征尺寸的需求，遏制了半导体技术的发展。为了在现有的光刻工艺的基础上，能够进一步缩小半导体器件的尺寸，现有技术提出了一种双重图形化工艺。其中，尤其以自对准双重图形化（Self-AlignedDoublePatterning，SADP）工艺因其工艺简单而被广泛应用。图1至图4是现有技术的以自对准双重图化工艺形成掩膜，并进行刻蚀过程的剖面结构示意图，包括：请参考图1，提供待刻蚀层100，所述待刻蚀层100表面具有牺牲层101，所述牺牲层101采用现有的光刻工艺形成。请参考图2，在所述牺牲层101两侧的待刻蚀层100表面形成掩膜侧墙103。请参考图3，形成掩膜侧墙103后，去除所述牺牲层101（如图2所示）。请参考图4，去除牺牲层101（如图2所示）后，以所述掩膜侧墙103为掩膜，刻蚀所述待刻蚀层100，形成沟槽。然而，以现有技术的自对准双重图化工艺形成的掩膜，其尺寸仍然受到限制，无法进一步减小。更多双重图形化工艺请参考公开号为US2007/0148968A1的美国专利文件。
技术实现思路
本专利技术解决的问题是提供一种自对准三重图形的形成方法，使所形成的自对准图形掩膜的尺寸进一步减小。为解决上述问题，本专利技术提供一种自对准三重图形的形成方法，包括：提供待刻蚀层，所述待刻蚀层表面具有分立的第一牺牲层；在所述待刻蚀层和第一牺牲层表面形成第二牺牲薄膜、以及所述第二牺牲薄膜表面的第一侧墙层；平坦化所述第二牺牲薄膜和第一侧墙层，直至暴露出第一牺牲层的顶部表面，所述第一侧墙层形成第一侧墙，所述第二牺牲薄膜形成第二牺牲层，所述第二牺牲层和第一侧墙的顶部表面与所述第一牺牲层的顶部表面齐平；在所述平坦化工艺之后，去除所述第一牺牲层；去除所述第一牺牲层之后，在所述第二牺牲层和第一侧墙两侧的待刻蚀层表面形成第二侧墙；以第一侧墙和第二侧墙为掩膜，干法刻蚀所述第二牺牲层，直至暴露出待刻蚀层表面为止。可选地，所述第一牺牲层的材料为氮化硅。可选地，所述第一牺牲层的形成方法为：在所述待刻蚀层表面沉积牺牲薄膜；在所述牺牲薄膜表面形成光刻胶层，所述光刻胶层定义出第一牺牲层的对应位置及形状；以所述光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述牺牲薄膜，直至暴露出待刻蚀层为止。可选地，所述第二牺牲层的材料为多晶硅。可选地，所述第二牺牲薄膜的形成工艺为原子层沉积工艺。可选地，所述第二牺牲薄膜的厚度为相邻第一牺牲层之间距离的三分之一。可选地，所述第一侧墙和第二侧墙的材料为氧化硅。可选地，所述第一侧墙层的形成工艺为化学气相沉积工艺。可选地，所述第二侧墙的形成工艺为：在所述待刻蚀层、第二牺牲层和第一侧墙表面沉积第二侧墙层；回刻蚀所述第二侧墙层，直至暴露出第二牺牲层和第一侧墙的顶部表面。可选地，所述去除所述第一牺牲层的工艺为湿法刻蚀工艺。可选地，干法刻蚀所述第二牺牲层的工艺为各向异性的干法刻蚀工艺。可选地，还包括：位于所述待刻蚀层表面的掩膜层；所述第一牺牲层、第二牺牲薄膜和第二侧墙形成于所述掩膜层表面。可选地，所述掩膜层的材料为氮化硅。可选地，还包括：缓冲层；所述第一牺牲层、第二牺牲薄膜和第二侧墙形成于所述缓冲层表面。可选地，所述缓冲层的材料为氮氧化硅。可选地，还包括：提供半导体衬底，所述待刻蚀层位于所述半导体衬底表面。可选地，还包括：所述半导体衬底和待刻蚀层之间具有介质层和器件层中的一层或多层重叠。可选地，所述待刻蚀层为半导体衬底。与现有技术相比，本专利技术的技术方案具有以下优点：在待刻蚀层和第一牺牲层表面形成第二牺牲薄膜、以及第二牺牲薄膜表面的第一侧墙层；平坦化第二牺牲薄膜和第一侧墙层以形成第二牺牲层和第一侧墙层，使所述第二牺牲层和第一侧墙层顶部表面与第一牺牲层齐平；再去除所述第一牺牲层后，在所述第二牺牲层和第一侧墙两侧的待刻蚀层表面形成第二侧墙；所述第一侧墙和第二侧墙作为刻蚀工艺的掩膜，由于在仅能够形成单个第一牺牲层的范围内，形成一个第一侧墙和两个第二侧墙，因此以所述第一侧墙和第二侧墙作为刻蚀掩膜能够使刻蚀形成的半导体结构的尺寸进一步缩小；而且，所述第一侧墙采用自对准工艺形成于第一牺牲层之间，第二侧墙采用自对准工艺形成于第一侧墙和第二牺牲层两侧，因此仅需所述第一牺牲层的位置及特征尺寸精确，即可保证所述第一侧墙和第二侧墙的位置及特征尺寸精确；以所形成的为掩膜进行刻蚀，所形成的半导体结构的特征尺寸进一步减小；此外，所述第一侧墙和第二侧墙的形成工艺简单，仅需采用两次自对准工艺即可形成第一侧墙和第二侧墙，同时能够保证所形成的第一侧墙和第二侧墙的尺寸精确、容易控制。附图说明图1至图4是现有技术的以自对准双重图化工艺形成掩膜，并进行刻蚀过程的剖面结构示意图；图5至图11是本专利技术的实施例所述的自对准三重图形形成过程的剖面结构示意图。具体实施方式如
技术介绍
所述，以现有技术的自对准三重图化工艺形成的掩膜，其尺寸仍然受到限制，无法进一步减小。经过本专利技术的专利技术人研究，请继续参考图2，现有的自对准双重图化工艺所形成的掩膜为：在现有的光刻工艺仅能在形成单个牺牲层101的范围内，于所述牺牲层101两侧分别形成掩膜侧墙103；其中，所述牺牲层101的尺寸受到现有光刻工艺精确度的限制，其尺寸无法进一步缩小；当在所述牺牲层101两侧形成掩膜侧墙103时，即在现有形成单个牺牲层101的范围内形成双倍数量的掩膜侧墙103，因此所述掩膜侧墙103相对于现有采用光刻工艺形成的牺牲层101的尺寸进一步缩小；有利于进一步减小所形成的半导体器件的特征尺寸，进而促进半导体器件的集成化。然而，由于现有的自对准双重图化工艺仅能在原有形成单个牺牲层101的范围内形成双倍数量的掩膜侧墙103，因此所述掩膜侧墙103虽然相对于牺牲层101的尺寸有所减小，但所减小的尺寸有限，无法进一步满足现有半导体制造工艺的集成化需求。因此，为了进一步减小用于刻蚀工艺的掩膜尺寸，以提高所形成的半导体器件的特征尺寸，以提高集成度，本专利技术的专利技术人进一步研究，提出了一种新的自对准三重图形化工艺：在第一牺牲层和待刻蚀层表面依次形成第二牺牲薄膜和第一侧墙层，平坦化所述第二牺牲薄膜和第一侧墙层，使所形成的第二牺牲层和第一侧墙的顶部表面与所述第一牺牲层的顶部表面齐平；在平坦化之后，去除第一牺牲层，并在第二牺牲层和第一侧墙两侧形成第二侧墙；即在原有仅能够形成单个第一牺牲层的尺寸范围内，能够形成三倍数量的刻蚀掩膜，包括两个第二侧墙以及一个第一侧墙，因此，所述第一侧墙和第二侧墙的尺寸均小于采用现有光刻工艺形成的第一牺牲层的尺寸；以所述第一侧墙和第二侧墙为掩膜进行刻蚀时，所形成的半导体结构的特征尺寸能够进一步减小，有利于减小所形成的半导体器件的特征尺寸，提高集成度；而且，由于所述第一牺牲层的尺寸受到现有的光刻工艺精度限制无法发进一步缩小尺寸，而所述第一侧墙采用自对准工艺形成于相邻第一牺牲层之间，第二侧墙采用自对准工艺形成于第二牺牲层和第一侧墙两侧，因此所形成的第一侧墙和第二侧墙的尺寸不必本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自对准三重图形的形成方法，其特征在于，包括：提供待刻蚀层，所述待刻蚀层表面具有分立的第一牺牲层；在所述待刻蚀层表面、以及第一牺牲层的侧壁和顶部表面形成第二牺牲薄膜、以及所述第二牺牲薄膜表面的第一侧墙层；平坦化所述第二牺牲薄膜和第一侧墙层，直至暴露出第一牺牲层的顶部表面，所述第一侧墙层形成第一侧墙，所述第二牺牲薄膜形成第二牺牲层，所述第二牺牲层和第一侧墙的顶部表面与所述第一牺牲层的顶部表面齐平，所述第一侧墙位于相邻第一牺牲层之间，且所述第一侧墙与所述待刻蚀层之间具有第二牺牲层；在所述平坦化工艺之后，去除所述第一牺牲层；去除所述第一牺牲层之后，在所述待刻蚀层、第二牺牲层和第一侧墙表面沉积第二侧墙层；回刻蚀所述第二侧墙层，直至暴露出第二牺牲层、第一侧墙的顶部表面，并去除待刻蚀层表面的第二侧墙层，在所述第二牺牲层和第一侧墙两侧的待刻蚀层表面形成第二侧墙；以第一侧墙和第二侧墙为掩膜，干法刻蚀所述第二牺牲层，直至暴露出待刻蚀层表面为止。2.如权利要求1所述自对准三重图形的形成方法，其特征在于，所述第一牺牲层的材料为氮化硅。3.如权利要求1所述自对准三重图形的形成方法，其特征在于，所述第一牺牲层的形成方法为：在所述待刻蚀层表面沉积牺牲薄膜；在所述牺牲薄膜表面形成光刻胶层，所述光刻胶层定义出第一牺牲层的对应位置及形状；以所述光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述牺牲薄膜，直至暴露出待刻蚀层为止。4.如权利要求1所述自对准三重图形的形成方法，其特征在于，所述第二牺牲层的材料为多晶硅。5.如权利要求4所述自对准三重图形的形成方法，其特征在于，所述第二牺牲...

【专利技术属性】
技术研发人员：隋运奇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：