精细线条制备方法技术

本发明专利技术公开了一种精细线条制备方法，包括：在衬底上形成结构材料层和硬掩模层；在硬掩模层上形成电子束光刻胶，执行电子束曝光形成电子束光刻胶图形；以电子束光刻胶图形为掩模，刻蚀形成硬掩模图形；以硬掩模图形为掩模，刻蚀结构材料层，形成所需要的精细线条。依照本发明专利技术的方法，采用材质不同的多层硬掩模层并且合理调整刻蚀反应条件，防止了电子束光刻胶侧壁粗糙度传递到下层的结构材料层，有效降低了线条的粗糙度，提高了工艺的稳定性，降低了器件性能的波动变化。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种，包括：在衬底上形成结构材料层和硬掩模层；在硬掩模层上形成电子束光刻胶，执行电子束曝光形成电子束光刻胶图形；以电子束光刻胶图形为掩模，刻蚀形成硬掩模图形；以硬掩模图形为掩模，刻蚀结构材料层，形成所需要的精细线条。依照本专利技术的方法，采用材质不同的多层硬掩模层并且合理调整刻蚀反应条件，防止了电子束光刻胶侧壁粗糙度传递到下层的结构材料层，有效降低了线条的粗糙度，提高了工艺的稳定性，降低了器件性能的波动变化。【专利说明】
本专利技术涉及半导体集成电路制造领域，更具体地，涉及一种电子束光刻以及。
技术介绍
随着超大规模集成电路特征尺寸逐渐缩小，在半导体器件的制造方法中，进入22nm技术代后，普通的光学曝光的技术极限也已经到来。目前，45nm工艺节点之后，普遍采用il93nm浸入式光刻技术结合双曝光双刻蚀技术以制备更小的线条。22nm以下节点的精细图形通常需要采用电子束或EUV进行曝光和光刻。关于EUV光刻技术，目前还处于研发阶段，尚有若干关键技术需要攻克及改进，还无法应用于大规模集成电路制造当中。相比之下，电子束曝光技术经过多年的发展，比较成熟，并且电子束曝光具有很高的精度，分辨率可以达到几个纳米，写出超精细图形的线条来，但效率较低，因而扫描精度和扫描效率的矛盾成为电子束光刻的主要矛盾。解决这个问题的关键技术就是解决电子束光刻系统和目前生产效率较高的光学光刻系统的匹配和混合光刻技术问题。一种可行的办法是大部分工艺由投影光刻机曝光或接触式曝光，超精细图形和套刻精度要求特别高的图形层采用电子束直写曝光。另一方面，采用传统光学曝光技术制备例如多晶硅栅电极的精细线条是复杂的，为了获得22nm级的线条往往需要多层硬掩模,还可能结合trimming (微缩)工艺(对PR或者对硬掩模)，增加了工艺复杂度。因此，如何能高效、低成本地制备精细线条，成为目前业界研究的热点之一。
技术实现思路
有鉴于此，本专利技术的目的在于独立于光刻胶之外，结合一种新的硬掩模技术，采用一步刻蚀技术，大大降低了工艺复杂性。实现本专利技术的上述目的，是通过提供一种，包括:在衬底上形成结构材料层和硬掩模层；在硬掩模层上形成电子束光刻胶，执行电子束曝光形成电子束光刻胶图形；以电子束光刻胶图形为掩模，刻蚀形成硬掩模图形；以硬掩模图形为掩模，刻蚀结构材料层，形成所需要的精细线条。其中，硬掩模层包括氧化硅、氮化硅、氮氧化硅及其组合。其中，硬掩模层为氧化娃一氮化娃一氧化娃的叠层结构。其中，硬掩模层和/或结构材料层的刻蚀采用等离子体干法刻蚀技术。其中，采用碳氟基气体刻蚀硬掩模层，碳氟基气体包括CF4、CHF3> CH3F, CH2F2及其组合。其中，刻蚀结构材料层时，先执行Cl2、HBr的主刻蚀，然后执行HBr与O2的过刻蚀。其中，在主刻蚀步骤增加辅助性的刻蚀气体，辅助性的刻蚀气体包括CHF3、CH3F,CH2F2及其组合。其中，刻蚀硬掩模和/或结构材料层之后还包括干法去胶和/或湿法腐蚀清洗。其中，结构材料层为假栅电极层、金属栅电极层、局部互连层中的一种。依照本专利技术的方法，采用材质不同的多层硬掩模层并且合理调整刻蚀反应条件，防止了电子束光刻胶侧壁粗糙度传递到下层的结构材料层，有效降低了线条的粗糙度，提高了工艺的稳定性，降低了器件性能的波动变化。【专利附图】【附图说明】以下参照附图来详细说明本专利技术的技术方案，其中:图1为电子束光刻版图的示意图；图2至图5为依照本专利技术的方法各步骤的剖面示意图；以及图6为依照本专利技术的方法的流程图。【具体实施方式】以下参照附图并结合示意性的实施例来详细说明本专利技术技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。参考附图1，显示了电子束光刻版图的示意图，用于小线宽图形，如栅电极层、局部互连层等。在本专利技术中，精细图形FP被定义为超出了普通光学曝光的能力范围，需要采用电子束曝光的图形，可以制备`图形尺寸小于22nm以下节点的线条。参考图2，提供衬底1，在衬底I上依次形成结构材料层(由栅极绝缘层2、栅极导电层3构成)、以及硬掩膜层4，并涂覆光刻胶。衬底I依照器件用途需要而合理选择，可包括单晶体硅(Si)、S01、单晶体锗(Ge)、GeO1、应变硅(Strained Si)、锗硅(SiGe)，或是化合物半导体材料，例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)，以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑，衬底I优选地为体Si或者SOI。在衬底I上通过LPCVD、PECVD、HDPCVD、RTO、化学氧化、MBE、ALD等方法沉积形成栅极绝缘层2，其材质可以是氧化硅、氮氧化硅、高k材料，其中高k材料包括但不限于铪基氧化物(例如HfO2、HfSiON、HfLaON)、金属氧化物(主要为副族和镧系金属元素氧化物，例如 Al2O3>Ta2O5,TiO2,ZnO,ZrO2,CeO2,Y2O3>La2O3)、钙钛矿相氧化物(例如 PbZrxTi1^xO3(PZT)、BaxSr1^xTiO3 (BST))。在栅极绝缘层 2 上通过 PECVD、HDPCVD, MOCVD, MBE、ALD、蒸发、溅射等沉积方法形成栅极导电层3。在前栅工艺中，栅极导电层3为掺杂多晶硅、金属及其氮化物，其中所述金属包括Al、Cu、T1、Ta、W、Mo及其组合。在后栅工艺中，栅极导电层3可以是假栅极，包括多晶硅、非晶硅、微晶硅、非晶碳、非晶锗等及其组合。在栅极导电层3上通过LPCVD, PECVD, HDPCVD等方法沉积硬掩模层4，其可以是单层也可以是多层的层叠结构，其材质可以包括氧化娃、氮化娃、氮氧化娃及其组合。在本专利技术一个实施例中，硬掩模层4是ONO的多层结构，也即包括氧化硅的底层、氮化硅的中层以及氧化硅的顶层(图中并未显示该ONO的分层结构)。参考图3，形成电子束光刻胶图形。在硬掩膜层4上涂覆光刻胶5，为适应于电子束直写技术的光刻胶，例如PMMA、环氧618、C0P、7520、HSQ等等。栅极导电层3为要最终进行图形化的层。将栅极层3进行拆分，提取出电子束直写曝光的图形FP，并制作相应光刻版。具体地，采用对应于图1中图形FP的镂空金属板，采用电子束直写技术进行曝光，在异丙酮等显影液中显影，最后得出例如在22nm节点或以下的超精细图形，也即图中所示的光刻胶图形5P。参照图4，以光刻胶图案5P为掩模，刻蚀硬掩模层4形成硬掩模图案4P。优选地，刻蚀停止在ONO结构的硬掩模层4的氮化硅材质的中层上，也即仅刻蚀去除了氧化硅材质的顶层。优选地，采用各向异性的刻蚀方法，例如等离子体刻蚀、反应离子刻蚀的干法刻蚀，以便得到垂直的线条。刻蚀气体可以是碳氟基气体，并且还可以包括惰性气体以及氧化性气体以调节刻蚀速率。上述干法刻蚀设备可以是CCP或ICP或TCP设备。形成图形后，借助干法和/或湿法去胶工艺去除光刻胶图案5P。其中，根据采用的刻蚀气体及其比例将形成不同的刻蚀形貌。如当采用CF4这种聚合物较少的本文档来自技高网...

【技术保护点】
一种精细线条制备方法，包括：在衬底上形成结构材料层和硬掩模层；在硬掩模层上形成电子束光刻胶，执行电子束曝光形成电子束光刻胶图形；以电子束光刻胶图形为掩模，刻蚀形成硬掩模图形；以硬掩模图形为掩模，刻蚀结构材料层，形成所需要的精细线条。

【技术特征摘要】

【专利技术属性】
技术研发人员：孟令款，李春龙，贺晓彬，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11