替换性金属栅极晶体管制造技术

一种替换性金属栅极晶体管。各种范例提供一种包括沟槽、第一侧壁以及第二侧壁的替换性金属栅极晶体管。一层设置于沟槽内，其中所述层具有设置于沟槽底部上的底部区域，以及设置于第一及第二侧壁上的侧壁区域，其中所述层的侧壁区域比所述层的底部区域更薄至少50％。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例大致涉及半导体制作，更具体而言，涉及一种替换性金属栅极晶体管。
技术介绍
典型制作替换性金属栅极(replacement metal gate，RMG)晶体管的制造流程可包括移除暂时性栅极(temporary gate，有时称为虚拟栅极)，并留下其中沉积有各种材料层以形成RMG的沟槽。例如，介电层可沉积至沟槽内，接着为第一金属层、第二金属层以及导电层。将可理解的是，当每一层沉积至沟槽内时，材料可沉积至沟槽的底部和侧壁上。然而，对于RMG晶体管正常运作而言，并不需要使材料堆积在侧壁上。在某些情况下，堆积在侧壁上的材料实际上可能降低晶体管的性能。例如，在沟槽的侧壁上堆积的一些高K介电质可能增加RMG晶体管内的寄生电容，并引起与邻近接点的串扰(cross-talking)。当按照比例缩小装置结构和尺寸时，晶体管栅极宽度亦缩小。因此，前述所述RMG晶体管的沟槽宽度也随之缩小。随着每一层的材料沉积至沟槽内，堆积于沟槽的侧壁上的材料还会缩小用于随后的层沉积的沟槽开口。此外，每一层的材料需要一最小厚度以正常运作。因此，最小栅极宽度、层数以及每一层各别的最小厚度存在有理论上的限制。此外，将可理解的是，沟槽的长宽比可能影响沉积。沟槽的长宽比通常表示为沟槽高度以及沟槽宽度的比例。在较高长宽比时沉积可能不均匀，其可能表现为如在侧壁上较高处具有较厚的沉积，且在侧壁上较低处以及沟槽底部具有较薄的沉积。随着RMG中每一层的连续沉积，沟槽的长宽比将增加，可能进一步加剧不均匀沉积且更缩小沟槽的宽度。因此，有必要移除沉积于沟槽侧壁上至少一些材料的部分，以改善晶体管设备的性能、减少沟槽的长宽比、改善沉积品质和均匀性，并可制作出具有较小栅极宽度的装置。
技术实现思路
此内容以一简化的形式介绍概念选择，其将于以下详细说明中更进一步描述。此内容并非意图标示关键特征或所要求保护标的的必要特征，也非意图用以协助确认要求保护标的范围。—般而言，本专利技术的多种实施例提供一种替换性金属栅极晶体管，包括沉积至沟槽的底部以及所述沟槽的侧壁上的第一层，以及沉积于所述沟槽内的第二层，其中所述第二层沉积并覆盖至所述第一层上以及所述沟槽的所述底部及侧壁上。部分所述第二层从所述沟槽的所述侧壁移除。又一个实施例包括一种替换性金属栅极晶体管，包括设置于基底上以及沟槽内侧壁上的介电层，其中所述介电层具有底部区域以及侧壁区域，设置于所述介电层的所述底部区域上的第一金属层，设置于所述第一金属层的所述底部区域上的第二金属层，以及设置于所述第二金属层上以及所述介电层的所述侧壁区域上的导电层。【附图说明】现在将通过举例的方式并参考附图以描述本专利技术装置的各种实施例，其中:图1A-图1E为RMG栅极晶体管的方框图；图2A-图2C为依据本专利技术至少一些实施例而制作的RMG晶体管的方框图；图3A-图3B为依据本专利技术至少一些实施例而制作的另一 RMG晶体管的方框图；图4A-图4B为依据本专利技术至少一些实施例而制作的另一 RMG晶体管的方框图；图5A-图?为依据本专利技术至少一些实施例而制作的另一 RMG晶体管的方框图；图6为依据本专利技术至少一些实施例而制作的另一 RMG晶体管的方框图；图7示出一种皆依据本专利技术至少一些实施例而排列的清洁RF来源的方法流程图。【具体实施方式】如前述所述，典型制作RMG晶体管的制造流程可包括移除暂时性栅极、留下沟槽；并通过沉积材料层填入沟槽中以形成RMG。一般而言，RMG可利用任何数量的适合薄膜沉积的技术(如，原子层沉积、电浆沉积、离子沉积，或其他类似)或制造流程而形成。图1A示出移除暂时性栅极(未示出)后，RMG晶体管100中部分经由加工制造的方框图。如图所示，RMG晶体管100包括沟槽110，其形成于堆积在基底130上的侧壁122、124之间。沟槽110包括底部112以及内侧壁114、116 ;以及具有初始宽度118a (有时称为“栅极宽度”)。在一些范例中，基底130可为硅，且侧壁122、124可为二氧化硅、氮化硅，或其他以硅为基础的介电材料。将可理解的是，此处用以描述RMG晶体管100的材料仅用于说明的目的，而并非意图限制。可在不脱离本专利技术范围下以其他材料取代。图1B示出具有沉积于沟槽110内的第一层142的RMG晶体管100的方框图。如图所示，第一层142沉积至沟槽110的底部112以及内侧壁114、116上。将可理解的是，由于第一层142沉积于内侧壁114、116上，沟槽开口 118a的初始宽度因而减少为宽度118b。一般而言，初始宽度118a将减少约第一层142两倍的厚度。因此，沟槽110的长宽比将增加。在一些范例中，第一层142可由介电材料形成。在更进一步的范例中，第一层142可由高K介电材料(如，硅酸铪、硅酸锆、二氧化铪，或二氧化锆)形成。图1C示出具有沉积于沟槽110内的第二层144的RMG晶体管100的方框图。如图所示，第二层144沉积至沟槽110的底部112以及内侧壁114、116上，并覆盖第一层142。如前述所述，沟槽110的长宽比可能影响沉积。例如，较大的长宽比可能降低沉积的均匀性，而导致沟槽110顶部附近的沉积厚度增加，且沟槽110底部附近的沉积厚度减少。更具体而言，这种非均匀性可表现如转角144a、144b。此外，将可理解的是，由于第二层144沉积于内侧壁114、116上，宽度118b因而减少(如，约第二层144两倍的厚度)为宽度118c。因此，沟槽110的长宽比再度增加。在一些范例中，第二层144可由实质上具有低导电性的材料(如，氮化钛)而形成。图1D示出具有沉积于沟槽110内的第三层146的RMG晶体管100的方框图。如图所示，第三层146沉积至沟槽110的底部112以及内侧壁114、116上，并覆盖第二层144。第三层146被描述为无论相较于第一层142或第二层144而言，具有较少的均匀沉积，以转角146a、146b呈现。此外，将可理解的是，由于第三层146沉积于内侧壁114、116上，宽度118c因而减少(如，约第三层146两倍的厚度)为宽度118d。因此，沟槽110的长宽比再度增加。图1E示出具有沉积于沟槽110内的“接触层” 148的RMG晶体管100的方框图。一般而言，接触层148作为沿沟槽长度的电传导主要路径。因此，接触层148的材料会选择具有相对低电阻率的材料(如，钨或铝)。如图所示，接触层148沉积至沟槽110内的其余部分，覆盖第三层146，而形成RMG叠140。具有如图1中所示的一晶体管所构成的集成电路(integrated circuit，IC)，其速度受限于沿填满的沟槽110的电阻，以及两个此种填满的沟槽之间的电容。因此，此种1C的性能可通过于沟槽侧壁114、116移除至少部分RMG层(如，第一层142、第二层144或第三层146)而改善。移除此些通常具有相对高电组率的RMG层，将使具有相对低电阻率的接触层148具有较多空间，而导致RMG晶体管100整体具有较低电阻。第二，移除通常具有高介电常数的第一层142，将减少两个此种RMG晶体管之间的电容。将可理解的是，RMG 140的每一层可具有相对应的最小厚度(如，2纳米，或其他类似)以正常运作。因此，随着装置的尺寸持续依比例缩小，栅极本文档来自技高网...

【技术保护点】
一种替换性金属栅极晶体管，包括：沟槽，具有底部、第一侧壁以及第二侧壁；以及层，设置于所述沟槽内，所述层具有设置于所述沟槽的所述底部上的底部区域，以及设置于所述第一侧壁及第二侧壁上的侧壁区域，其中所述层的所述侧壁区域比所述层的所述底部区域更薄至少50％。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：张郢，丝特芬·舍曼，
申请(专利权)人：瓦里安半导体设备公司，
类型：发明
国别省市：美国;US