半导体器件及其制造方法技术

本公开涉及一种半导体器件及其制造方法。提供了一种具有提高的可靠性的半导体器件，其中通过在制成于半导体衬底中的沟槽中的栅极绝缘膜形成用于沟槽-栅极场效应晶体管的栅极电极。在邻近所述沟槽的区域中，所述栅极电极的上表面位于比半导体衬底的上表面更低的位置处。在栅极电极和沟槽侧壁之上形成侧壁绝缘膜。栅极电极和侧壁绝缘膜由作为层间绝缘膜的绝缘膜覆盖。

【技术实现步骤摘要】
【专利说明】相关串请的交叉引用于2014年8月4日提交的申请号为2014-159085的包括说明书、附图和摘要的日本专利申请的公开文本通过引用全部并入于此。
本专利技术涉及一种，并且更特别地涉及一种具有沟槽-栅极场效应晶体管的。
技术介绍
沟槽栅极场效应晶体管具有这样一种结构，其中栅极电极通过栅极绝缘膜而掩埋在制造于半导体衬底的主表面中的沟槽中。日本未审专利申请公开N0.Hei 7 (1995)-263692描述了一种用于沟槽M0S栅极的技术。日本未审专利申请公开N0.2006-324570描述了一种用于具有沟槽-栅极功率MISFET的半导体器件的技术。
技术实现思路
期望提高具有沟槽-栅极MISFET的半导体器件的可靠性。本专利技术的上述及进一步的目的以及新颖特征将通过本下述说明书中的详细描述和附图而更为全面呈现。根据本专利技术的一个方面，提供了一种半导体器件，其包括半导体衬底，制造于所述半导体衬底中的沟槽，通过栅极绝缘膜而形成在所述沟槽中的栅极电极，以及在所述半导体衬底的主表面之上形成的层间绝缘膜。在邻近所述沟槽的区域中，所述栅极电极的上表面位于低于半导体衬底的上表面的位置处本文档来自技高网...

【技术保护点】
一种半导体器件，具有形成在半导体衬底中的沟槽‑栅极场效应晶体管，所述半导体器件包括：制成于所述半导体衬底中的沟槽；通过栅极绝缘膜而形成在所述沟槽中的用于所述沟槽‑栅极场效应晶体管的栅极电极；以及在所述半导体衬底的主表面之上形成的层间绝缘膜，其中在邻近所述沟槽的区域中，所述栅极电极的上表面位于比所述半导体衬底的上表面更低的位置处，其中在所述栅极电极之上以及所述沟槽的侧壁之上形成侧壁绝缘膜，并且其中所述栅极电极和所述侧壁绝缘膜由所述层间绝缘膜所覆盖。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：内村胜大，神永道台，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP