一种集成电路铜互连结构及其制备方法技术

本发明专利技术属于微电子技术领域，具体为集成电路铜互连结构及其制备方法。本发明专利技术采用Ru-N-Ti结构代替传统的TaN/Ta结构作为扩散阻挡层/粘附层/仔晶层。使用原子层沉积镀膜（ALD）方法制备出Rux(TiN)y薄膜，x,y的取值范围是0.05-0.95，x与y之和为1。通过调节Ru与TiN两者的比例，可以得到对Cu优秀的粘附能力和扩散阻挡能力。本发明专利技术可在高纵横比结构上生长出均匀非晶薄膜，获得的Ru-N-Ti结构可同时作为Cu的扩散阻挡层/粘附层/籽晶层，减少工艺步骤与薄膜器件的整体厚度，改善对Cu的扩散阻挡与粘附性能，提高铜互连的导电性能。

【技术实现步骤摘要】
【专利摘要】本专利技术属于微电子
，具体为集成电路铜互连结构及其制备方法。本专利技术采用Ru-N-Ti结构代替传统的TaN/Ta结构作为扩散阻挡层/粘附层/仔晶层。使用原子层沉积镀膜（ALD）方法制备出Rux(TiN)y薄膜，x,y的取值范围是0.05-0.95，x与y之和为1。通过调节Ru与TiN两者的比例，可以得到对Cu优秀的粘附能力和扩散阻挡能力。本专利技术可在高纵横比结构上生长出均匀非晶薄膜，获得的Ru-N-Ti结构可同时作为Cu的扩散阻挡层/粘附层/籽晶层，减少工艺步骤与薄膜器件的整体厚度，改善对Cu的扩散阻挡与粘附性能，提高铜互连的导电性能。【专利说明】
本专利技术属于微电子
，具体涉及一种新型基于原子层沉积镀膜(ALD)技术的集成电路铜互连结构及其制备方法。
技术介绍
随着超大规模集成电路和特大规模集成电路的发展，器件集成度不断提高，器件特征尺寸都将随之减小，互连线延迟取代器件门延迟成为制约IC速度进一步提高的主要因素，这是由于增加的互连线电阻R和寄生电容C使互连线的时间常数RC大幅度提高，从而引起器件性能的下降。芯片互连成为影响芯片性能的关键因素。铜(Cu)具有比铝(Al)Cu具有比Al低35%的电阻率，比Al高2个数量级的抗电迁徙性能和更高的热传导系数，已广泛应用于集成电路互连工艺中。但是Cu在低温下(<200°C)就极易硅(Si)和氧化物中快速扩散，一旦进入硅器件中就会生成Cu、Si化合物，成为深能级受主杂质，使器件性能退化。为了解决这个问题，必须在二者之间增加一层阻挡层来阻挡Cu的扩散，并增加Cu与电介质之间的粘附性。目前TaN/Ta双层结构被广泛用于Cu的扩散阻挡层、粘附层与籽晶层。Ru是一种有前景的Cu阻挡层材料，与Ta和TaN相比，具有更低的电阻率，而且Ru与Cu的粘附性极好，可以在Ru上直接生长Cu互联结构，所以其可以同时作为扩散阻挡层/粘附层/籽晶层材料。但是，有实验表明Ru单层在退火后会出现阻挡失效的情形，所以单层Ru并不适合作为扩散阻挡层。而TiN具有良好的热稳定性、接触电阻小并且稳定、表面应力小等优点，是一种良好的扩散阻挡层材料。而且如果把TiN与Ru做成叠层材料，因为TiN具有较强的键合能，所以N原子也可以与Ru形成稳定的RuN结构，RuN也是一种理想的扩散阻挡层材料，并且不容易结晶出现阻挡失效的情况。随着集成电路特征尺寸持续减小，为了使Cu能够有良好的填充特性和可靠性，要求Cu的扩散阻挡层/粘附层/籽晶层具有较薄的厚度。在22nm技术节点，扩散阻挡层厚度要求在2.6nm左右,在15nm节点,减小至1.3nm左右。因此寻找超薄的既有良好的Cu扩散阻挡能力，又有良好的粘附性能的材料是目前研究的热点。复合结构的扩散阻挡层/粘附层材料具有非常大的研究潜力。目前,工业界主要采用磁控派射(Magnetron Sputtering)技术制备扩散阻挡层和Cu的籽晶层，然而，随着特征尺寸进一步缩小，介电层的厚度不会随之等比例缩小，导致特征纵横比增大。在填充纵横比大于4的孔洞和沟槽时就难以保证薄膜的均匀性与厚度可控性，目前原子层淀积技术(Atomic Layer Deposition,ALD)可以完美解决这个问题。ALD生长方法可以对薄膜厚度与材料中不同物质原子比例进行精确控制，由于其自限的表面反应，可在高纵横比(可高达10以上)的表面形成均匀覆盖，同时制得的薄膜为非晶态，不容易形成晶界结构，非常适合生长扩散阻挡层薄膜。
技术实现思路
本专利技术的目的是提供一种能够提高Cu扩散阻挡能力与粘附能力，改善铜互连的导电性能的新型的集成电路铜互连结构及其制备方法。本专利技术提供的集成电路铜互连结构，是使用ALD技术生长TiN与Ru原子层形成Ru-N-Ti的交叠结构代替传统的TaN/Ta结构作为Cu扩散阻挡层/粘附层/籽晶层；其表达式为Rux (TaN)y，其中X，y的取值范围是0.05-0.95，X与y之和为I。本专利技术提出的集成电路铜互连结构的制备方法，具体步骤为: (1)采用RCA标准工艺清洗硅基衬底，然后在硅衬底上依次生成刻蚀阻挡层与绝缘介质层，使用光刻、离子刻蚀工艺，定位互连位置，形成金属沟槽、接触孔或通孔； (2)使用ALD方法生长nl层TiN与n2层Ru的交叠结构薄膜，不断重复上述过程，最终形成Ru-N-Ti薄膜，其中nl、n2为大于等于I的整数； (3)在Ru-N-Ti结构表面使用电镀法或ALD等方法生长Cu，获得铜互连结构； (4)使用化学机械抛光工艺得到平整的晶片表面。本专利技术所述的制备方法，Ru-N-Ti的厚度可低至lnm，填入沟槽的深宽比可高达10以上。按照本专利技术所述方法，在22 nm节点后，由于特征尺寸已极小，可使用ALD方法直接进行铜的填充互连而不再需要电镀铜工艺。按照本专利技术所述的方法，通过调节X与y的值可得到较好的Cu扩散阻挡能力与粘附能力，并改善铜互连的导电性能。本专利技术所述的方法，需要使用等离子助原子层沉积(PEALD)技术来沉积薄膜。按照本专利技术所述的制备方法，所需反应钛源为四(二甲基氨基)钛(TDMAT)或四(二乙基氨基)钛(TDEAT)或四(乙基甲基氨基)钛(TEMAT)，气氛为氨气(NH3)或氢气(H2)或氮氢混合气(N2/H2)等离子体,Ru源为Ru(Cp)2或Ru(EtCp)2或Ru(OD)3,气氛为氧气(O2)或臭氧(O3)或氧气等离子体。本专利技术所述的制备方法，沉积过程中Ti源温度应为7(T160 °C，Ru源温度应为60?140 0C ;反应腔温度应保持在100?300 °C。有益效果 本专利技术具有以下优点: (1)利用TiN与Ru良好的Cu扩散阻挡作用以及Ru优秀的粘附能力，以单一的Ru-N-Ti复合结构同时作为Cu扩散阻挡层/粘附层/籽晶层，可减少工艺步骤； (2)因为只需要一种薄膜结构就可以实现工艺要求，可以大大降低薄膜的厚度； (3)与传统TaN/Ta结构相比，可大大降低电阻率，与Cu的粘附性更好； (4)可在纵横比很大的表面形成膜厚精确可控的均匀薄膜。【专利附图】【附图说明】图1为在完成上层互连的Si衬底上依次完成沉积低介电常数介质层、刻蚀阻挡层、光阻层形成的互连沟槽示意图。图2为在衬底上应用本专利技术沉积Ru-N-Ti扩散阻挡/粘附层/籽晶层的示意图。图3为本专利技术沉积Ru-N-Ti扩散阻挡/粘附层/籽晶层的局部放大图。图4为在采用本专利技术的方法在Ru-N-Ti薄膜上沉积Cu的示意图。图5为化学机械抛光去除多余的Cu、阻挡层和籽晶层的示意图。【具体实施方式】下面结合附图和实施实例对本专利技术作进一步说明。其中相同的附图标记表示相同的组件，不再作重复说明。本专利技术的基本思想是使用ALD方法生长TiN与Ru原子层交叠结构形成Ru-N-Ti复合结构代替传统的TaN/Ta作为Cu扩散阻挡层/粘附层/籽晶层。参照图1，使用标准清洗SC-l、SC-2溶液、1:20稀释的氢氟酸及去离子水分别依序清洗Si衬底，去除杂质和自然氧化层，用高纯N2吹干。在清洗好的Si衬底(101)上，依序沉积刻蚀阻挡层氮化硅(102)、用于层间绝缘的介质层Si02(103)。利用标准光刻和刻蚀工艺形成互连结构用的沟槽或通孔。参照图2，在沟槽上使用P本文档来自技高网...

【技术保护点】
一种集成电路铜互连结构，其特征是利用ALD技术生长TiN与Ru交替叠层结构形成的Ru‑N‑Ti薄膜代替传统的TaN/Ta结构，作为Cu的扩散阻挡层/粘附层/籽晶层；薄膜结构的表达式为Rux(TiN)y，其中x, y的取值范围是0.05‑0.95，x与y之和为1。

【技术特征摘要】

【专利技术属性】
技术研发人员：卢红亮，张远，耿阳，朱尚斌，孙清清，张卫，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海;31